专利名称：一种基于IEEE1394b光纤传输的自诊断控制系统的制作方法
技术领域：
本发明涉及一种用于IEEE1394光网络的自诊断控制装置，更特别地说，是指一种采用光纤连接各1394主从设备，并且对控制信息运用光纤传输和符合IEEE1394b协议传输的一种新型自诊断控制系统。
背景技术：
自从1970年以来，航空电子系统从独立的模拟结构迅速发展成为综合数字结构。在此基础上，传统的联合式系统正向综合和分布式结构发展。在联合式系统中，各子系统以黑匣子的形式出现，通过低速的MIL-STD-1553B或ARINC-429相连。然而，依据摩尔定律处理速度每18个月增长1倍。因此，未来的航空电子系统需要高带宽的数据通道，以满足更多子系统之间更多信息的传输，同时减少高速处理器之间数据传输的延迟。
光纤网络具备革新航空电子系统的潜力，可提供高带宽和高水平的综合。其光学器件的无源特性使得网络连接更简单和健壮。另外，商用光纤通信技术由于受到广泛的软、硬件支持且升级快，被逐渐应用到航空航天领域中。光网络有潜能构建大容量、抗干扰、配置灵活的新型车辆电子综合系统。跟随航空领域的发展，车辆电子系统的数据传输介质正从铜升级到光纤。
目前，主流的监控系统各设备之间一般采用电缆连接，其传输带宽低于200Mbps，延时达到5s左右，传输距离为10m以内，数据易受电磁干扰。
为了获得传输距离远、高带宽的数据传输，本发明提出一种在现有通用1394设备间进行光纤连接传输数据，并对传输情况作出诊断监控的系统。
发明内容
本发明的目的是一种基于IEEE1394b光纤传输的自诊断控制系统，该自诊断控制系统具备易扩展、易联接的特性，同时兼容符合IEEE1394a与IEEE1394-1995协议的设备。相对于电介质，光介质的无源特性使得自诊断控制系统更简单、更强健和更低成本，便于实现高带宽和高水平的综合。采用中心处理器读取诊断信息并发送至液晶显示屏以及监控器的诊断信息处理方式，采用物理层芯片对协议设备间的数据包进行接收分发，采用带有自诊断存储器的光纤收发器实现物理层芯片对光纤传输介质的支持以及诊断信息的采集，实现了协议设备间的数据包在光纤链路上以高带宽、低延迟、高分辨率、高抗干扰性的传输，同时实时提供光纤链路的诊断信息。
本发明是一种基于IEEE1394b光纤传输的自诊断控制系统，由中心处理器、信号接收分发器、光纤收发器、总线开关和液晶显示屏组成。
所述的中心处理器，用于(a)实现询问串行诊断信号h0的处理、(b)实现诊断信号g0的处理、(c)实现串行诊断信号g1的发送、以及(d)液晶显示屏的配置和显示诊断信号g2的发送；所述的信号接收分发器，用于(a)实现1394A协议电信号f0的协议转换、(b)实现1394B协议询问设备类型电信号i1的协议转换；所述的光纤收发器，用于(a)实现1394B协议电信号f1的电光转换、(b)实现协议询问设备类型光信号i0的光电转换、(c)实现光链路询问诊断信号h1的发送和(d)响应信号诊断信号g0的发送；所述的协议接口器，用于(a)实现1394B协议光信号f2的光电转换、(b)实现协议询问设备类型电信号的电光转换；所述液晶显示屏用于实现显示诊断信号g2的处理与显示。
本发明基于IEEE 1394b光纤传输的自诊断控制系统的优点在于(1)采用多模石英光纤连接各协议设备，提高了信息传输速率，带宽可达1.25Gbps，传输距离可达500m，能适应温差大、电磁干扰强的恶劣环境；(2)本发明自诊断控制系统采用的通讯协议(IEEE1394b协议)可以实现对等网连接，支持传输参数可动态调整的等时传输，并支持MPEG-2标准。网络节点对应于自动分配的存储映射网络地址，支持热插拔，无须中心控制模块的应用程序干扰；(3)向下兼容符合IEEE1394a协议以及IEEE1394-1995协议的设备，可以实现上述设备间的多模石英光纤链路连接；(4)采用带有自诊断存储器的光纤收发器，可以在没有传感器的基础上，诊断当前光链路的温度、电压、驱动电流、发送与接收光功率等多个参数及以上参数的阈值等信息；(5)采用支持850nm多模石英光纤的光纤收发器，有效地降低了成本，实现了高可靠性的光电/电光信号转换。
图1是本发明自诊断控制结构框图。
图2是中心处理器的电路原理图。
图3A是信号接收分发器的电路原理图。
图3B是信号接收分发器的光纤收发器与接口的电路原理图。
图4A是协议接口器的链路层芯片的电路原理图。
图4B是协议接口器的物理层芯片的电路原理图。
图4C是协议接口器的光纤收发器与接口的电路原理图。
图5A、图5B是中心处理器的对光纤收发器、LCD以及串口的控制程序流程图。
具体实施例方式
下面将结合附图对本发明作进一步的详细说明。
请参见图1所示，本发明是一种基于IEEE1394b光纤传输的自诊断控制系统，其由中心处理器、信号接收分发器、光纤收发器、总线开关和液晶显示屏组成，本发明自诊断控制系统所需电源由监控器提供。
所述的中心处理器，用于(a)实现询问串行诊断信号h0的处理、(b)实现诊断信号g0的处理、(c)实现串行诊断信号g1的发送、以及(d)液晶显示屏的配置和显示诊断信号g2的发送；所述中心处理器包括单片机，DSP处理器为爱特梅尔公司的AT89S52；所述的信号接收分发器，用于(a)实现1394A协议电信号f0的协议转换、(b)实现1394B协议询问设备类型电信号i1的协议转换；所述信号接收分发器包括物理层芯片，物理层芯片为德州仪器公司的TSB81BA3芯片；所述的光纤收发器，用于(a)实现1394B协议电信号f1的电光转换、(b)实现协议询问设备类型光信号i0的光电转换、(c)实现光链路询问诊断信号h1的发送和(d)响应信号诊断信号g0的发送；所述光纤收发器为FTRJ8519光模块，SFF封装，850nm垂直腔面激光发生器，带有IIC接口及256字节的诊断存储器，可读出光纤收发器的温度、电压、驱动电流、发射光功率、接收光功率等参数及这些参数的阈值，并可对User EEprom进行写入；所述的协议接口器，用于(a)实现1394B协议光信号f2的光电转换、(b)实现协议询问设备类型电信号的电光转换。所述协议接口器包括物理层芯片、链路层芯片，物理层芯片为德州仪器公司的TSB81BA3芯片，链路层芯片为德州仪器公司的TSB82AA2芯片；所述液晶显示屏用于实现显示诊断信号g2的处理与显示。所述的液晶显示屏采用通用96×26点阵黑白STN液晶显示屏。
本发明所述的诊断信号包括光纤收发器的温度、电压、驱动电流、发送光功率和接收光功率以及以上参数的阈值等诊断信息。诊断信息由单片机从光纤收发器中读出并发送至液晶显示屏上显示或通过串口发送到监视器。
下面对本发明的采用的电路硬件的各端子联接进行详细说明(一)中心处理器在本发明中，中心处理器是一单片机(芯片型号AT89S52)。
请参见图2所示，单片机U1的电源输入40端接+5V；地输入20端接地；晶振输入18、19端接晶振电路；复位9端通过按键开关S1接+5V；外部存储器访问使能输入31端接+5V；I/O第一端口数据输出1～8端分别与液晶显示屏接口P4的数据输入14～7端联接；I/O第二端口数据输入输出21、22端分别联接N沟道增强型场效应管Q4、Q3的漏极，同时分别通过电阻R72、电阻R71接+5V，场效应管Q4、Q3的栅极接+3.3V，场效应管Q4、Q3的源极分别与光纤收发器U8的I2C接口A、B端联接，同时分别通过电阻R73、电阻R74接+3.3V；单片机的I/O第二端口数据输入输出24端与液晶显示屏接口P4的复位2端联接，数据输入输出25端与选通3端联接，数据输入输出26端与写选通4端联接，数据输入输出27端与读选通5端联接，数据输入输出28端与数据/命令选择6端联接；液晶显示屏接口P4的电源输入1端接+5V，地输入15端接地，电源输出16端通过电容C30接地；单片机的I/O第三端口数据输入输出10、11端分别与串行收发器U2的数据收发12、11端联接；串行收发器U2的电源输入16端接+5V，同时通过电容C27接地，电源输入2端通过电容C25接+5V，地输入15端接地，地输入6端通过电容C31接地，正充电泵引脚1、3端通过电容C26联接，负充电泵引脚4、5端通过电容C29联接，RS-232电平信号数据收发14、13端分别连接串行接口P1的3、2端；串行接口P1的1端接地；
单片机的I/O第三端口数据输入输出14、15端分别通过按键开关S3、按键开关S5接地，同时分别通过电阻R65、电阻R66接+5V；单片机的I/O第三端口数据输入输出17端通过电阻R68与NPN型三极管Q1的基极联接；三极管Q1的发射极接地，集电极与发光二极管LED1的阴极联接；发光二极管LED1的阳极通过电阻R69接+5V；单片机的I/O第三端口数据输入输出12端通过电阻R67与NPN型三极管Q2的基极联接；三极管Q2的发射极接地，集电极与发光二极管LED3的阴极联接；发光二极管LED3的阳极通过电阻R70接+5V。
(二)信号接收分发器在本发明中，信号接收分发器由物理层ASB81BA3芯片组成。
请参见图3A、图3B所示，物理层芯片U6的电源输入6、18、24、31、39、44、51、57、63、69、70端接+3.3V；电源输入8、29、30、37、65、71端接+1.8V；地输入4、14、21、25、28、38、40、43、50、61、62、64、72、76端接地；物理层芯片U6的复位75端通过电容C88接地；掉电输入77端接地；电源模式选择66端与+3.3V电源之间接有电阻R22，电源模式选择67端与地之间接有电阻R24，电源模式选择68端与地之间接有电阻R25；电流配置22、23端通过电阻R40联接；测试控制输入78端通过电阻R26接+3.3V；测试保留26端通过电阻R5接地；晶振输入27端通过电阻R16与晶振电路U4联接，同时通过电阻R44接地；测试控制输入73端通过电阻R23接+3.3V；测试控制输入35、36端分别通过电阻R28、电阻R27接地；物理层芯片U6的物理-链路控制输入10、9端分别通过电阻R29、电阻R30接地；链路层唤醒输出2端通过电阻R36接地；物理层请求信号输入3端通过电阻R32接地；链路层时钟输入7端通过电阻R33接地；链路层电源状态输入80端通过电阻R37接地；物理层芯片U6的线缆电源状态输入34端通过电阻R45接+12V；物理层芯片U6的数据选通模式选择输入32、33端分别通过电阻R31、电阻R34接地；物理层芯片U6的Beta模式选择输入74端通过电阻R35接地；
物理层芯片U6的第二端口数据输出56、55端分别与光纤收发器U8的数据输出9、10端联接，同时通过阻抗匹配网络与比较器U9的差分信号输入2端联接；比较器U9的电源输入8端接+5V，地输入5端接地，信号输入3端通过电阻R6接+3.3V，同时通过电位计RJ1接地；比较器U9的信号输出6端与光纤收发器U8的使能8端联接；物理层芯片U6的第二端口数据输入59、58端分别与总线开关U7的数据输出8、11端联接，同时通过匹配阻抗网络接地；总线开关U7的电源输入14端接+5V，地输入7端接地，使能输入10、13端与光纤收发器U8的信号探测3端联接，数据输入9、12端与光纤收发器U8的数据输入5、4端联接，同时通过阻抗匹配网络接+3.3V接地；光纤收发器U8的电源输入2、6端接+3.3V，地输入1、7、11、12端接地；物理层芯片U6的第一端口数据输出49、48端与阻抗匹配网络联接，且第一端口数据输出49、48端分别与协议接口P3的2、1端联接；第一端口数据输入53、52端与阻抗匹配网络联接，且第一端口数据输入53、52端分别与协议接口P3的4、3端联接；协议接口P3的电源输入8端接+12V，地输入6、9～13端接地；协议接口P3的输入信号参考地5端通过电容C82、电容C85和电阻R20接地；物理层芯片U6的第一端口偏压输出54端通过阻抗匹配网络与第一端口的数据输入53、52端联接；物理层芯片U6的0端口数据输出42、41端与阻抗匹配网络联接，且0端口数据输出42、41端分别与协议接口P2的2、1端联接；0端口数据输入46、45端与阻抗匹配网络联接，且0端口数据输入46、45端分别与协议接口P2的4、3端联接；协议接口P2的电源输入8端接+12V，地输入6、9～13端接地；协议接口P2的输入信号参考地5端通过电容C80、电容C81和电阻R19接地；物理层芯片U6的0端口偏压输出47端通过阻抗匹配网络与0端口的数据输入46、45端联接。
(三)协议接口器在本发明中，协议接口器包括PCI总线和接口芯片，因PCI总线插槽为标准64位，故未给出附图。接口芯片又由物理层芯片和链路层芯片组成，其物理层芯片型号是TSB81BA3，链路层芯片型号是TSB82AA2。
请参见图4A、图4B、图4C所示，链路层芯片U10的电源输入8、15、31、42、62、75、86、102、126、135、139端接+3.3V；链路层芯片U10的地输入9、22、32、43、52、63、76、81、93、103、112、122、127、137、140端接地；链路层芯片的64位地址/数据总线输入输出端分别联接在PCI总线上，4位PCI总线信号钳制电压21、55、91、117端、8位PCI总线命令和字节使能端分别联接在PCI总线上，时钟输入10端、选通45端、PCI循环帧输入输出40端、PCI总线同意信号输入12端、PCI总线初始化设备选择输入28端、PCI总线中断输出信号5端、初始准备信号输入输出41端、PCI总线奇偶校验49、80端、PCI总线奇偶校验错误47端、PCI总线唤醒14端、PCI总线请求输出13端、PCI总线系统错误输出48端、PCI总线循环停止信号输入输出46端、目标准备好输入输出44端、PCI总线64位传输相应输入72端、PCI总线64位请求输入73端、PCI总线复位6端分别联接PCI总线的相应端；链路层芯片U10的1.8V旁路电阻16、87端分别通过一个0.1uF的电容C147、电容C148接地；链路层芯片的多功能选择1端通过一个4.7K电阻R145接3.3V；链路层芯片的复位7端通过一个43K的电阻R144接+3.3V，同时通过一个1uF的电容C146接地；链路层芯片U10的规范器使能2端通过一个220欧的电阻R146接地；链路层芯片U10的I2C总线接口3、4端分别联接存储器EEPROM(AT24C02)芯片U11的I2C接口6、5端，存储器的I2C接口6、5端分别通过电阻R142、电阻R143接+3.3V；存储器的电源输入8端接+3.3V，地输入4端接地，地址选择1、2、3端接地，写保护7端通过一个1K的电阻R141接+3.3V，同时联接跳线JP1的1端；链路层芯片U10的8位物理-链路接口数据输入输出132、131、130、129、128、125、124、123端分别联接协议接口器的物理层芯片U13的8位物理-链路接口数据输入输出11、12、13、15、16、17、19、20端，链路层唤醒输入142端联接链路层唤醒信号输出2端，同时通过一个1K电阻R125接地，链路层电源状态输出144端联接链路层电源状态输入80端，同时通过一个1K电阻R126接地，物理层请求信号输出141端联接物理层请求信号输入3端，系统时钟输入138端通过一个22欧电阻R131联接链路层时钟输出5端，链路层时钟输出136端联接链路层时钟输入7端，物理层中断输入143端联接物理层中断输出1端，物理-链路接口控制信号134、133端分别联接物理-链路接口控制信号9、10端；物理层芯片U13的电源输入6、18、24、31、39、44、51、57、63、69、70端接+3.3V；电源输入8、29、30、37、65、71端接+1.8V；地输入4、14、21、25、28、38、40、43、50、61、62、64、72、76端接地；物理层芯片U13的复位75端通过电容C103接地；掉电输入77端接地；电源模式选择66端与地之间接有电阻R117，电源模式选择67端与+3.3V电源之间接有电阻R118，电源模式选择68端与+3.3V电源之间接有电阻R119；物理层芯片U13的电流配置22、23端通过电阻R127相连；物理层芯片U13的测试控制输入78端通过电阻R120接+3.3V，测试保留26端通过电阻R103接地，测试控制输入73端通过电阻R121接+3.3V，测试控制输入35、36端接地；物理层芯片U13的晶振输入27端通过电阻R101接晶振电路U12，同时通过电阻R130接地；物理层芯片U13的线缆电源状态输入34端通过电阻R132接+12V；物理层芯片U13的数据选通模式选择输入32端通过电阻R123接+3.3V，数据选通模式选择输入33端接地；物理层芯片U13的Beta模式选择输入端74接地；物理层芯片U13的0端口数据输出42、41端分别通过电容C192、电容C194联接光纤收发器U16的数据输出8、7端；光纤收发器U16的电源输入5、6端接+5V，地输入1、9端接地；物理层芯片U13的0端口数据输入46、45端分别联接总线开关U15的数据输出3、6端；总线开关U15的电源输入14端接+5V，地输入7端接地；总线开关U15的数据输入2、5端分别通过电容C185、电容C186和匹配阻抗网络联接，同时与光纤收发器U16的数据输入2、3端联接；总线开关U15的使能1、4端通过电阻R193联接电平转换芯片U14的输出7端；
物理层芯片U13的0端口偏压输出47端与阻抗匹配网络联接，且阻抗匹配网络电阻R113与数据输入45端联接，电阻R114与数据输入46端联接；物理层芯片U13的第一端口数据输出端48、49接地；第一端口偏压输出端54通过电容C119接地；物理层芯片U13的第二端口数据输出56、55端与阻抗匹配网络联接，且第二端口数据输出56、55端分别与协议接口P5的2、1端联接；第二端口数据输入59、58端与阻抗匹配网络联接，且第二端口数据输入59、58端分别与协议接口P5的4、3端联接；协议接口P5的电源输入8端接+12V，地输入6、9～13端接地；协议接口P5的输入信号参考地5端通过电容C151、电容C157和电阻R148接地；物理层芯片U13的第二端口偏压输出60端通过阻抗匹配网络联接第二端口的数据输入59、58端；光纤收发器U16的信号探测4端联接电平转换芯片U14的数据输入2端，且数据输入2端通过电阻R192接地；电平转换芯片U14的差分数据输入3端联接参考电压输出4端，并通过电容C202接地；电平转换芯片U14的电源输入8端接+5V，地输入5端接地。
请参见图5A、图5B所示，下面采用先后步骤方式对本发明中心处理器的控制流程进行说明步骤1中心处理器系统上电后，程序开始通过I2C接口(AT89S52)读取存储在光纤收发器User EEPROM中的用户信息；对报警、预警等设置进行初始化；如果光纤收发器User EEPROM没有存储用户信息，则进入默认设置状态；步骤2完成步骤1后，对LCD的显示方式、电压、驱动电流等进行初始化设置；并对串口波特率、传送方式等进行初始化设置；步骤3完成步骤2后，通过I2C接口读取光纤收发器的温度、电压、驱动电流、发送接收光功率等参数；并判断读取的参数是否超出设置的阈值，如果超出阈值则将报警灯点亮，由LCD和监控器显示警告信息；如果没有超出阈值，则进入判断串口中断是否发生单元；在本发明中，自诊断阈值设置为温度-83.0℃～97.0℃，工作电压2.70V～3.90V，驱动电流1.0mA～15.0mA，发送光功率0.06mW～0.63mW，接收光功率0.01mW～1.26mW。当系统在运行过程中超出这些正常工作范围的值就会引起报警。
步骤4判断串口中断是否发生单元，判断为“无”时，则判断LCD监控按键是否按下；如果按键没有按下，则返回判断串口中断是否发生单元；如果按键按下，则判断5个按键中的哪个被按下；按键1表示LCD显示当前温度值，按键2表示LCD显示当前电压值，按键3表示LCD显示当前驱动电流值，按键4表示LCD显示当前发送光功率值，按键5表示LCD显示当前接收光功率值；步骤5如果判断串口中断是否发生单元，判断为“有”中断发生，则判断监控器是否是读取监控参数还是对光纤收发器的User EEPROM进行写入。如果“是”监控器读取监控参数，则判断其的监控参数类型。在本发明中，监控参数类型可以是温度、电压、驱动电流、发送和接收光功率，在确定了监控参数类型后，则将相应参数送往监控器显示。如果“是”监控器要求写入光纤收发器的User EEPROM，则中心处理器进行相应的写入操作；步骤6完成步骤5后，中心处理器系统返回判断串口中断是否发生单元。
在本发明中，中心处理器的控制流程对判断串口中断是否发生单元进行循环判断其串口中断是否发生。本发明中心处理器的程序流程可以有效地对光纤链路(从协议接口器到光纤收发器之间的光纤信号连接)的各个参数在监控器上进行诊断监控，同时可以脱离监控器在液晶显示屏上显示诊断信息，并通过相应的报警灯(发光二极管LED1和发光二极管LED3，这两只灯同时发出红色光为报警)直接的提示操作人员光纤链路发生异常情况。
权利要求
1.一种基于IEEE1394b光纤传输的自诊断控制系统，其特征在于由中心处理器、信号接收分发器、光纤收发器、总线开关和液晶显示屏组成，所述的中心处理器，用于(a)实现询问串行诊断信号h0的处理、(b)实现诊断信号g0的处理、(c)实现串行诊断信号g1的发送、以及(d)液晶显示屏的配置和显示诊断信号g2的发送；所述的信号接收分发器，用于(a)实现1394A协议电信号f0的协议转换、(b)实现1394B协议询问设备类型电信号i1的协议转换；所述的光纤收发器，用于(a)实现1394B协议电信号f1的电光转换、(b)实现协议询问设备类型光信号i0的光电转换、(c)实现光链路询问诊断信号h1的发送和(d)响应信号诊断信号g0的发送；所述的协议接口器，用于(a)实现1394B协议光信号f2的光电转换、(b)实现协议询问设备类型电信号的电光转换；所述液晶显示屏用于实现显示诊断信号g2的处理与显示。
2.根据权利要求1所述的基于IEEE1394b光纤传输的自诊断控制系统，其特征在于中心处理器选取AT89S52芯片，信号接收分发器选取物理层ASB81BA3芯片，光纤收发器的物理层选取TSB81BA3芯片、链路层选取TSB82AA2芯片。
3.根据权利要求1所述的基于IEEE1394b光纤传输的自诊断控制系统，其特征在于电子信息各端子联接为，单片机U1的电源输入40端接+5V；地输入20端接地；晶振输入18、19端接晶振电路；复位9端通过按键开关S1接+5V；外部存储器访问使能输入31端接+5V；I/O第一端口数据输出1～8端分别与液晶显示屏接口P4的数据输入14～7端联接；I/O第二端口数据输入输出21、22端分别联接N沟道增强型场效应管Q4、Q3的漏极，同时分别通过电阻R72、电阻R71接+5V，场效应管Q4、Q3的栅极接+3.3V，场效应管Q4、Q3的源极分别与光纤收发器U8的I2C接口A、B端联接，同时分别通过电阻R73、电阻R74接+3.3V；单片机的I/O第二端口数据输入输出24端与液晶显示屏接口P4的复位2端联接，数据输入输出25端与选通3端联接，数据输入输出26端与写选通4端联接，数据输入输出27端与读选通5端联接，数据输入输出28端与数据/命令选择6端联接；液晶显示屏接口P4的电源输入1端接+5V，地输入15端接地，电源输出16端通过电容C30接地；单片机的I/O第三端口数据输入输出10、11端分别与串行收发器U2的数据收发12、11端联接；串行收发器U2的电源输入16端接+5V，同时通过电容C27接地，电源输入2端通过电容C25接+5V，地输入15端接地，地输入6端通过电容C31接地，正充电泵引脚1、3端通过电容C26联接，负充电泵引脚4、5端通过电容C29联接，RS-232电平信号数据收发14、13端分别连接串行接口P1的3、2端；串行接口P1的1端接地；单片机的I/O第三端口数据输入输出14、15端分别通过按键开关S3、按键开关S5接地，同时分别通过电阻R65、电阻R66接+5V；单片机的I/O第三端口数据输入输出17端通过电阻R68与NPN型三极管Q1的基极联接；三极管Q1的发射极接地，集电极与发光二极管LED1的阴极联接；发光二极管LED1的阳极通过电阻R69接+5V；单片机的I/O第三端口数据输入输出12端通过电阻R67与NPN型三极管Q2的基极联接；三极管Q2的发射极接地，集电极与发光二极管LED3的阴极联接；发光二极管LED3的阳极通过电阻R70接+5V；物理层芯片U6的电源输入6、18、24、31、39、44、51、57、63、69、70端接+3.3V；电源输入8、29、30、37、65、71端接+1.8V；地输入4、14、21、25、28、38、40、43、50、61、62、64、72、76端接地；物理层芯片U6的复位75端通过电容C88接地；掉电输入77端接地；电源模式选择66端与+3.3V电源之间接有电阻R22，电源模式选择67端与地之间接有电阻R24，电源模式选择68端与地之间接有电阻R25；电流配置22、23端通过电阻R40联接；测试控制输入78端通过电阻R26接+3.3V；测试保留26端通过电阻R5接地；晶振输入27端通过电阻R16与晶振电路U4联接，同时通过电阻R44接地；测试控制输入73端通过电阻R23接+3.3V；测试控制输入35、36端分别通过电阻R28、电阻R27接地；物理层芯片U6的物理-链路控制输入10、9端分别通过电阻R29、电阻R30接地；链路层唤醒输出2端通过电阻R36接地；物理层请求信号输入3端通过电阻R32接地；链路层时钟输入7端通过电阻R33接地；链路层电源状态输入80端通过电阻R37接地；物理层芯片U6的线缆电源状态输入34端通过电阻R45接+12V；物理层芯片U6的数据选通模式选择输入32、33端分别通过电阻R31、电阻R34接地；物理层芯片U6的Beta模式选择输入74端通过电阻R35接地；物理层芯片U6的第二端口数据输出56、55端分别与光纤收发器U8的数据输出9、10端联接，同时通过阻抗匹配网络与比较器U9的差分信号输入2端联接；比较器U9的电源输入8端接+5V，地输入5端接地，信号输入3端通过电阻R6接+3.3V，同时通过电位计RJ1接地；比较器U9的信号输出6端与光纤收发器U8的使能8端联接；物理层芯片U6的第二端口数据输入59、58端分别与总线开关U7的数据输出8、11端联接，同时通过匹配阻抗网络接地；总线开关U7的电源输入14端接+5V，地输入7端接地，使能输入10、13端与光纤收发器U8的信号探测3端联接，数据输入9、12端与光纤收发器U8的数据输入5、4端联接，同时通过阻抗匹配网络接+3.3V接地；光纤收发器U8的电源输入2、6端接+3.3V，地输入1、7、11、12端接地；物理层芯片U6的第一端口数据输出49、48端与阻抗匹配网络联接，且第一端口数据输出49、48端分别与协议接口P3的2、1端联接；第一端口数据输入53、52端与阻抗匹配网络联接，且第一端口数据输入53、52端分别与协议接口P3的4、3端联接；协议接口P3的电源输入8端接+12V，地输入6、9～13端接地；协议接口P3的输入信号参考地5端通过电容C82、电容C85和电阻R20接地；物理层芯片U6的第一端口偏压输出54端通过阻抗匹配网络与第一端口的数据输入53、52端联接；物理层芯片U6的O端口数据输出42、41端与阻抗匹配网络联接，且O端口数据输出42、41端分别与协议接口P2的2、1端联接；0端口数据输入46、45端与阻抗匹配网络联接，且0端口数据输入46、45端分别与协议接口P2的4、3端联接；协议接口P2的电源输入8端接+12V，地输入6、9～13端接地；协议接口P2的输入信号参考地5端通过电容C80、电容C81和电阻R19接地；物理层芯片U6的O端口偏压输出47端通过阻抗匹配网络与0端口的数据输入46、45端联接；链路层芯片U1O的电源输入8、15、31、42、62、75、86、102、126、135、139端接+3.3V；链路层芯片U10的地输入9、22、32、43、52、63、76、81、93、103、112、122、127、137、140端接地；链路层芯片的64位地址/数据总线输入输出端分别联接在PCI总线上，4位PCI总线信号钳制电压21、55、91、117端、8位PCI总线命令和字节使能端分别联接在PCI总线上，时钟输入10端、选通45端、PCI循环帧输入输出40端、PCI总线同意信号输入12端、PCI总线初始化设备选择输入28端、PCI总线中断输出信号5端、初始准备信号输入输出41端、PCI总线奇偶校验49、80端、PCI总线奇偶校验错误47端、PCI总线唤醒14端、PCI总线请求输出13端、PCI总线系统错误输出48端、PCI总线循环停止信号输入输出46端、目标准备好输入输出44端、PCI总线64位传输相应输入72端、PCI总线64位请求输入73端、PCI总线复位6端分别联接PCI总线的相应端；链路层芯片U10的1.8V旁路电阻16、87端分别通过一个0.1uF的电容C147、电容C148接地；链路层芯片的多功能选择1端通过一个4.7K电阻R145接3.3V；链路层芯片的复位7端通过一个43K的电阻R144接+3.3V，同时通过一个1uF的电容C146接地；链路层芯片U10的规范器使能2端通过一个220欧的电阻R146接地；链路层芯片U10的I2C总线接口3、4端分别联接存储器EEPROM(AT24C02)芯片U11的I2C接口6、5端，存储器的I2C接口6、5端分别通过电阻R142、电阻R143接+3.3V；存储器的电源输入8端接+3.3V，地输入4端接地，地址选择1、2、3端接地，写保护7端通过一个1K的电阻R141接+3.3V，同时联接跳线JP1的1端；链路层芯片U10的8位物理-链路接口数据输入输出132、131、130、129、128、125、124、123端分别联接协议接口器的物理层芯片U13的8位物理-链路接口数据输入输出11、12、13、15、16、17、19、20端，链路层唤醒输入142端联接链路层唤醒信号输出2端，同时通过一个1K电阻R125接地，链路层电源状态输出144端联接链路层电源状态输入80端，同时通过一个1K电阻R126接地，物理层请求信号输出141端联接物理层请求信号输入3端，系统时钟输入138端通过一个22欧电阻R131联接链路层时钟输出5端，链路层时钟输出136端联接链路层时钟输入7端，物理层中断输入143端联接物理层中断输出1端，物理-链路接口控制信号134、133端分别联接物理-链路接口控制信号9、10端；物理层芯片U13的电源输入6、18、24、31、39、44、51、57、63、69、70端接+3.3V；电源输入8、29、30、37、65、71端接+1.8V；地输入4、14、21、25、28、38、40、43、50、61、62、64、72、76端接地；物理层芯片U13的复位75端通过电容C103接地；掉电输入77端接地；电源模式选择66端与地之间接有电阻R117，电源模式选择67端与+3.3V电源之间接有电阻R118，电源模式选择68端与+3.3V电源之间接有电阻R119；物理层芯片U13的电流配置22、23端通过电阻R127相连；物理层芯片U13的测试控制输入78端通过电阻R120接+3.3V，测试保留26端通过电阻R103接地，测试控制输入73端通过电阻R121接+3.3V，测试控制输入35、36端接地；物理层芯片U13的晶振输入27端通过电阻R101接晶振电路U12，同时通过电阻R130接地；物理层芯片U13的线缆电源状态输入34端通过电阻R132接+12V；物理层芯片U13的数据选通模式选择输入32端通过电阻R123接+3.3V，数据选通模式选择输入33端接地；物理层芯片U13的Beta模式选择输入端74接地；物理层芯片U13的0端口数据输出42、41端分别通过电容C192、电容C194联接光纤收发器U16的数据输出8、7端；光纤收发器U16的电源输入5、6端接+5V，地输入1、9端接地；物理层芯片U13的0端口数据输入46、45端分别联接总线开关U15的数据输出3、6端；总线开关U15的电源输入14端接+5V，地输入7端接地；总线开关U15的数据输入2、5端分别通过电容C185、电容C186和匹配阻抗网络联接，同时与光纤收发器U16的数据输入2、3端联接；总线开关U15的使能1、4端通过电阻R193联接电平转换芯片U14的输出7端；物理层芯片U13的0端口偏压输出47端与阻抗匹配网络联接，且阻抗匹配网络电阻R113与数据输入45端联接，电阻R114与数据输入46端联接；物理层芯片U13的第一端口数据输出端48、49接地；第一端口偏压输出端54通过电容C119接地；物理层芯片U13的第二端口数据输出56、55端与阻抗匹配网络联接，且第二端口数据输出56、55端分别与协议接口P5的2、1端联接；第二端口数据输入59、58端与阻抗匹配网络联接，且第二端口数据输入59、58端分别与协议接口P5的4、3端联接；协议接口P5的电源输入8端接+12V，地输入6、9～13端接地；协议接口P5的输入信号参考地5端通过电容C151、电容C157和电阻R148接地；物理层芯片U13的第二端口偏压输出60端通过阻抗匹配网络联接第二端口的数据输入59、58端；光纤收发器U16的信号探测4端联接电平转换芯片U14的数据输入2端，且数据输入2端通过电阻R192接地；电平转换芯片U14的差分数据输入3端联接参考电压输出4端，并通过电容C202接地；电平转换芯片U14的电源输入8端接+5V，地输入5端接地。
全文摘要
本发明公开了一种基于IEEE1394b光纤传输的自诊断控制系统，由中心处理器、信号接收分发器、光纤收发器、总线开关和液晶显示屏组成，所述的中心处理器，用于实现询问串行诊断信号h
文档编号H04L29/06GK1956360SQ20061011344
公开日2007年5月2日 申请日期2006年9月28日 优先权日2006年9月28日
发明者史洁琴, 张春熹, 冯丽爽, 刘惠兰, 马迎建, 文怀涛 申请人:北京航空航天大学