专利名称：构图衬底的方法
技术领域：
本发明涉及微电子和微机电器件的制造。
背景技术：
用于制造例如集成电路(“芯片”)、晶片以及用于互连芯片的衬底等微电子和微机电器件的光掩模，通常被要求为没有缺陷。在用于构图微电子(例如，晶体管、微机电(“MEMS”)器件及其他小器件)衬底的特征的光掩模(“掩模”)中，满足上述要求变得越来越困难。制造掩模和掩模组中的多个掩模需要的成本和时间显著地增加，特别在高级的半导体技术中。通过掩模构图的布图变得越来越复杂，包含更大量的特征，同时这种特征的尺寸(例如，线宽和线长)随着基本规则而减小，所述基本规则随着技术的发展而减小。
然而，制造增加复杂性和减小基本规则需要的光掩模越来越困难，以致在制造时许多光掩模是有缺陷的。当前的实际需要是用没有缺陷的光掩模修复或代替有缺陷的光掩模。但是，由于掩模的修复和新掩模的制造需要消耗时间和金钱，在引入新产品时解决这种缺陷的努力可能是昂贵的，有时甚至可以防碍其进入市场。
发明内容
为了构图衬底，提供一种方法。在这种方法中，制造第一掩模，第一掩模包括多个第一特征，可用于构图衬底如微电子衬底和/或微机电衬底的常规元件和冗余元件。测试即检查第一掩模的第一特征中的缺陷。此后，继续制造后续的第二掩模，其包括多个第二特征。在一个实例中，第二掩模的第二特征可用于构图常规元件的单个元件之间的多个互连和常规元件与冗余元件之间的多个互连。使用第一掩模构图常规元件和冗余元件，以及使用第二掩模构图它们之间的互连。结果，以用于校正第一掩模中检测的缺陷的方法限定第二掩模的图形。
在优选实施例中，第一掩模是包括多个FEOL特征的FEOL掩模，以及第二掩模是包括多个BEOL特征的BEOL掩模。在此情况下，以用于校正FEOL掩模中的检测缺陷的方法限定BEOL掩模的图形。
图1示出了根据本发明的第一实施例构图衬底的方法；图2示出了根据本发明的在第二实施例构图衬底的方法中制造一组掩模的方法；图3示出了根据本发明的第二实施例的变化的在构图衬底的方法中制造一组掩模的方法；图4示出了根据本发明的第三实施例的在构图衬底的方法中制造一组掩模的方法。
具体实施例方式
鉴于制造没有缺陷的掩模的困难，根据本发明的实施例提供一种方法，以构图微电子或微机电衬底的特征，例如，芯片、集成电路或晶片，而不要求掩模没有缺陷。特别当一组掩模的一个掩模被发现具有缺陷时，提供一种方法，以使用有缺陷的掩模和一个或多个所述组中的后续掩模构图衬底的特征，以便产生没有缺陷的全功能衬底。
例如，在一个实施例中，在制造之后，检查第一掩模，以检测有缺陷的特征。如果该掩模没有缺陷，它将被照常采用，以构图衬底的特征。但是，当该掩模有缺陷时，不是如常规工艺那样将其自动废弃。而是，该掩模将仍然用于构图衬底的特征，以及在衬底的制造工艺中采取行动以校正该掩模中的缺陷。
大部分集成电路和器件被制造为“专用”器件，例如，专用集成电路(“ASIC”)，该专用集成电路有时被定制或适合于客户组或群的特定使用或需要。某些ASIC通过“门阵列”原理设计，通过用于满足用户需要的特定功能或目的的方法互连可重用的电路元件或“单元”的阵列。常常，通过互连少量限制类型的电路元件，实现芯片的整个功能。每个这种可重用的电路元件包含，例如，一个至几个有源器件，即，晶体管，二极管等等。在微机电衬底的情况下，每个可重用的电路元件包括一个至几个微机电器件。通常通过FEOL掩模的特征构图前段制程(“FEOL”)器件阵列的单元或其他重新使用的“FEOL元件”。利用以特定方法将重新使用的FEOL单元互连在一起的BEOL元件进一步实现ASIC的功能。尽管大部分可获得的FEOL单元可用于ASIC，但是在芯片中大部分FEOL单元可获得且未使用。
可以使用有缺陷的掩模的一种情况是在一个芯片上包括许多冗余电路元件或“冗余单元”的芯片设计。当正常使用的电路元件(“常规元件”)有缺陷时，这些冗余单元可获得以应用。使用有缺陷掩模的另一前提是能够确定元件有缺陷。最终需要的是一种改变常规元件和冗余元件的互连使得冗余元件取代即“代替”有缺陷的常规元件的方法。
在ASIC中，芯片的某些电路元件用作“常规元件”。该常规元件通常被使用和互连，以起ASIC的作用。芯片的通常未使用的电路元件包括与通常使用的电路元件相同的电路元件。当常规元件不可修复时，这些电路元件可以用作ASIC的冗余元件，用于代替常规元件。
现在将参考图1的流程图描述根据本发明的实施例构图芯片的工艺。在这种工艺中，在芯片保持附接到晶片的其他芯片的同时，构图微电子芯片或微机电芯片。描述了图1所示的工艺，其中使用一个或多个FEOL掩模和接着使用一个或多个BEOL掩模构图衬底。但是，在其中所示的原理和操作也可用于最初使用一个或多个掩模构图衬底以及之后使用任意后续掩模继续构图该衬底。图1示出了其中通过检查掩模自身而识别的第一电路元件中的缺陷的实施例，例如前段制程(FEOL)电路元件中的缺陷。执行这种检查，以识别第一掩模(例如，FEOL掩模)的第一特征中的缺陷，即，在FEOL工艺中的构图电路元件之前，识别“有缺陷的FEOL掩模特征”。为此，在光刻工艺之后，可以在任何时间进行对这种缺陷的修复。在使用FEOL和BEOL掩模光刻地构图衬底之后，可以任何时间执行这种修复，以及在这种构图之后不需要再次检查微电子衬底，以识别衬底中的缺陷。在特定的实施例中，使用从相对于FEOL掩模执行测试获得的缺陷数据执行该修复，在光刻工艺之后，不首先测试该芯片本身。
在这种实施例中，通过在一组电路元件之间永久地形成或断开电连接来执行修复。例如，可以从这种元件组烧断单个熔丝和/或抗熔丝，以改变微电子衬底的FEOL特征或BEOL特征之间的连接。通过局部加热烧断该熔丝或抗熔丝，同时芯片以晶片或部分晶片的形式保持附接到其他相同的或类似的芯片。这种局部加热可以通过施加强电流到熔丝或抗熔丝或通过来自激光器的聚焦光来完成。当熔丝被烧断时，它们的导电性从“闭合电路”或更导电的状态转变为“开路”状态，即比闭路状态更不导电的状态。当通过施加热或电能烧断抗熔丝时，它们的导电性从“开路”状态转变为“闭路”状态，以有意地“减弱”电绝缘元件。
在称为“FEOL掩模形成”的工艺的第一步骤(10)中，制造FEOL掩模，这种掩模用于构图芯片的FEOL特征。在执行设计和校正掩模的步骤之后，如同通常制造掩模中所进行的，例如，基于画线板或光学贴近效应来制造掩模。掩模的制造包括形成工艺，例如，将掩模的特征写在石英片或其他透明材料片上，例如，通过将特征记录到石英片的表面上的铬层或其他金属中。在某些情况下，通过减小限定区中的石英片的厚度，来形成附加光学相移特征。
此后，在方框20中，测试该掩模，以确定是否存在任何缺陷。优选通过光学地检查该掩模而执行该步骤，以获得掩模检查数据。此后，处理掩模检查数据，以识别掩模中的任何缺陷。该处理步骤优选包括使用掩模检查数据来识别FEOL掩模的缺陷特征，并映射它们的位置，即，记录它们相对于其在晶片上形成的FEOL元件的位置。这样，可以通过一个或多个后续工艺校正有缺陷的FEOL掩模特征。存储针对该掩模的识别掩模缺陷的一组缺陷数据。
该缺陷数据足够精确，以允许对后面将通过使用FEOL掩模构图晶片制造的芯片执行一个或多个修复工艺。在一个实施例中，缺陷数据精确地识别每个由于FEOL掩模的缺陷特征而被预测为有缺陷的FEOL器件阵列的单元。在另一实施例中，缺陷数据可以更精确或较不精确。例如，该缺陷数据可以仅仅识别将被修复的FEOL器件阵列的一组单元(例如，两个或更多单元)。另外，缺陷数据可以包含足够的精确度，以识别芯片的较小单元中的预期缺陷，例如，在单个多晶硅线或芯片的FEOL器件阵列的第一金属水平线中。
本发明的特定实施例操作基于校正芯片的有缺陷FEOL元件的原理，该芯片的有缺陷FEOL元件源于使用具有有缺陷的掩模特征的FEOL掩模。在这种工艺中，修改芯片的元件之间的互连、熔丝或抗熔丝，以补偿有缺陷的FEOL掩模特征。该芯片还包括通常为BEOL互连形式的布线，BEOL互连位于其中设置FEOL元件的层。在这种实施例中，将与有缺陷的FEOL掩模特征有关的数据输入后面使用的工艺，以修复即校正衬底的有缺陷的FEOL元件。因此，在这种实施例中，之后在方框80中使用与通过分析掩模检查数据获得的掩模缺陷有关的数据，以修改衬底，例如，芯片。
在存储缺陷数据之后，在方框30中，将掩模取出，即，取出以用于制造芯片。在后面的时间如下所述继续进行制造。在方框40，确定是否继续制造其他FEOL掩模。芯片的制造涉及使用几个FEOL掩模的光刻工艺，该FEOL掩模可以具有不同精确度，例如，用于短波长紫外光源的“深UV”掩模，以及用于稍微更长的波长源的“中UV”掩模。因此，优选相对于用于构图芯片的每个这种FEOL掩模执行步骤10，20和30。对于每个这种掩模，映射每个这种FEOL掩模中的缺陷且优选存储缺陷数据，用于在制造的后一阶段校正这种缺陷。
在方框50中，例如用常规方法，从代表后段制程(“BEOL”)掩模的数据形成即制造一个或多个后段制程(“BEOL”)掩模。在图1所示的实施例中，BEOL掩模的制造不取决于制造一个或多个FEOL掩模的结果。通过在芯片的制造过程中或之后对芯片的特征执行修复来进行对一个或多个FEOL掩模中的缺陷的校正。因此，BEOL掩模的制造可以在一个或多个FEOL掩模的制造之前或之后，或可以通过与FEOL掩模的工艺并行执行的工艺制造BEOL。
在步骤60中，使用FEOL掩模，构图芯片的FEOL元件，例如，半导体结构、晶体管等等，以及，在步骤70中，使用BEOL掩模构图芯片的BEOL元件。此后，在方框80中，在光刻地构图FEOL元件和BEOL元件之后，对该芯片进行修复(或设计改进)。例如通过烧断熔丝、抗熔丝和/或熔丝和抗熔丝的组合改变一些BEOL元件，来进行修复。修复的效果为将信号和/或电流和/或电压从有缺陷的FEOL元件重新连线到芯片的相应冗余FEOL元件。在芯片上构图BEOL元件之后，通过改变芯片的BEOL元件，从而芯片的缺陷FEOL元件，如有缺陷的FEOL单元，被芯片的相应冗余FEOL元件“代替”。
可选的是，在测试芯片以确定是否存在其他缺陷之前，基于方框20中获得关于FEOL掩模的缺陷数据，在方框80中改变芯片的BEOL元件。用这种方法，修复通过在先分析掩模检查数据而识别的缺陷，而不需要在其制造之后首先测试该芯片。而且，某些掩模缺陷可能在芯片中导致严重地影响芯片功能以及可能影响其可测试性的缺陷。在测试芯片的基础功能之前进行这种修复可以以有效的(和可测试的)的形式代替另外的不可测试、不可修复的芯片。
在对芯片进行这种修复之后，在方框90中，对芯片进行制造后测试，即，电测试，以确定是否存在其他缺陷。在方框100中，当在测试之后确定芯片没有缺陷时，将芯片移走，即，送入用于封装并引入电子系统的制造后阶段。另外，如果芯片被确定具有可被修复的缺陷，则修复所述缺陷。但是，当芯片具有不可被修复的缺陷时，则将芯片抛弃。
在上述实施例的变化中，仅仅在进行常规制造后测试时，进行修复，以校正芯片的缺陷元件，而不是在常规制造后测试之前进行修复以校正掩模缺陷、以及在测试之后再次修复以校正在测试期间识别的缺陷。这样，以通常的顺序执行制造后测试和制造后修复。
图2是根据本发明的另一实施例产生一组用于光刻地构图芯片的光掩模的方法流程图。在该实施例中，该方法产生一组校正的掩模，该掩模可用于制造将是固有全功能的芯片。在该实施例中，该方法类似于图1所示，其中根据前四个方框10，20，30和40执行的操作是相同的。再次，图2所示的工艺描述了，使用FEOL掩模和BEOL掩模构图衬底，应理解，其中所示的原理和操作可以应用于最初使用一个或多个掩模构图衬底，以及此后使用下一个掩模连续构图该衬底。在该实施例中，代替使用识别掩模缺陷的数据影响制造后修复，在方框45中，前馈关于第一掩模中的缺陷(FEOL掩模缺陷)的数据，即，提供作为输入到后续掩模的后-阶段设计工艺250，例如BEOL掩模。在图2所示的特定实例中，使用FEOL掩模缺陷数据，用校正FEOL掩模缺陷的方法改变一个或多个BEOL掩模的设计。
在该实施例中，BEOL掩模的某些分立特征可从BEOL掩模的其他特征分开或移走。亦即，BEOL掩模的单个、分立特征能够被容易地切断或除去，以从BEOL掩模的其他特征断连特定特征。在使用的实例中，假定在用于构图电路块(即电路元件或整个电路的块)的FEOL掩模的部分中识别缺陷。参考方框250，识别BEOL掩模中的一个或多个特征，然后删除、切割或作其它改变，以校正FEOL掩模中的缺陷。例如，当FEOL掩模中的缺陷将致使完成的芯片的特定电路块有缺陷时，对BEOL掩模的特征的删除或切断具有类似于烧断芯片中的一个或多个熔丝或抗熔丝的效果。具体为，对BEOL掩模数据的改变，从其他BEOL元件断开随制造后的芯片的故障电路块。可选的是，对BEOL掩模数据的改变“隔开”例如断开有缺陷的FEOL元件。在特定的实施例中，对BEOL设计数据的改变具有用在随后制造的芯片中的冗余电路块代替缺陷电路块的效果。由于此时FEOL掩模中的缺陷状态是已知的，可以用FEOL掩模数据没有缺陷的冗余电路块执行电路块的冗余替换。
在所有改变之后，例如，在设计数据阶段，对BEOL掩模执行了删除和切断操作之后，在步骤260中，使用校正的BEOL掩模设计数据制造BEOL掩模。从而，所得的BEOL掩模是校正的掩模，具有在芯片上产生校正的BEOL元件的特征。如上所述，芯片的校正BEOL元件具有从其它电路块断开某些电路块、电路或电路元件，和/或连接其他电路块、电路或电路元件的效果，所述元件例如为在位的冗余元件。这样，校正BEOL掩模补偿FEOL掩模中的缺陷，确保由FEOL和BEOL掩模组制造的芯片将没有由于已知的FEOL掩模缺陷而产生的故障。
而且，利用根据该实施例的改变BEOL掩模以校正FEOL掩模中的缺陷的能力，不再需要制造无缺陷的FEOL掩模。相反，通过改变BEOL掩模能够校正这种缺陷的能力，允许以特定数目和/或特定类型的缺陷容差制造FEOL掩模。
图3示出了类似于上面参考图2描述的制造第一和第二连续掩模的方法。再次，图3所示的工艺描述了，使用FEOL掩模和BEOL掩模构图衬底，应理解，其中所示的原理和操作可以应用于最初使用一个或多个掩模构图衬底，以及此后使用下一个掩模连续构图该衬底。参考图3，相对于方框10、20、30、40和45最初执行的步骤与上面参考图2描述的那些步骤相同。该实施例与图2所示的实施例的不同之处在于，在该示例性实施例中对第二掩模即BEOL掩模进行的改变，不限于删除和切断特征以产生类似于熔丝和/或抗熔丝的烧断的变化。而是，通过“重新布线”改变即校正FEOL掩模缺陷数据(步骤350中的BEOL掩模的设计)。这种重新布线以不限于隔离的方法执行，即，去除一个或多个缺陷元件，并用一个或多个冗余元件替换。例如，当FEOL掩模中的缺陷影响芯片的较大部分时，该较正可以改变BEOL掩模设计，以校正那些缺陷。例如，假设源于FEOL掩模缺陷的症状是升高的FEOL器件电容量。增加的电容量通常是不需要的，因为它使FEOL器件，例如，晶体管、二极管等，更慢地在信号电平之间摆动。当在FEOL掩模中存在这种缺陷时，在方框350处执行的一个较正可以是在BEOL掩模的设计阶段改变芯片的布线，以补偿增加的电容量。在特定的实例中，这种校正可以以补偿FEOL掩模缺陷的方法，改变掩模上示出的BEOL布线元件的数量、长度和/或截面积。这样，可以使以前由于缺陷而不能使用FEOL掩模能够用于制造可接受工作的芯片。
图4示出了上面相对于图1描述的实施例在应用于制造掩模时的变化。在特定实例中，该掩模是BEOL掩模。但是，这里描述的制造掩模的方法不仅仅限制于制造BEOL掩模。而是，该方法可以用于制造在处理衬底的任意阶段使用的任意类型的掩模。
类似于图1所示，在方框410中，形成BEOL掩模。在方框420中，图像由用于检查的掩模制成。使用这种图像，检查掩模的区域，用于与图形和容差一致，结果产生代表在处理过程中发现的任意缺陷的一组BEOL掩模数据。如上面相对于图1所示的实施例，映射缺陷的位置。然后，如相对于方框430和450进一步所示，通过对BEOL掩模中的缺陷进行直接改变，来校正BEOL掩模中的缺陷。具体地，在方框430中，确定BEOL掩模数据是否示出缺陷，倘若如此，确定这种缺陷是否可通过修改掩模校正。如果BEOL掩模数据没有示出存在缺陷，则将掩模移走，即，将其取出以用于制造芯片，如方框440表示。但是，当BEOL掩模数据识别缺陷以及这种缺陷可被校正时，则执行根据方框450的工艺。
相对于这种方框450，在该实施例中，在制造掩模之后，可以增加、移走或切割BEOL掩模的某些分立特征，如通过从BEOL掩模删除构图的特征。例如，当该掩模是包括透明衬底上的多个不透明特征的掩模时，通过几个用于改变掩模的公知方法中的任意方法，例如，通过激光器的控制点照射，来删除一个或多个不透明特征。另外，通过选择性淀积不透明材料或其他公知的技术可以生成附加的掩模特征。
尽管已经根据其某些优选实施例描述了本发明，但是所属领域的技术人员将理解，在不脱离本发明的真正范围和精神的条件下可以进行许多改进和提高，本发明的真正范围和精神仅仅由下面所附的权利要求书限制。
权利要求
1.一种构图衬底的方法，包括制造第一掩模，所述第一掩模包括多个第一特征，其可用于构图微电子衬底或微机电衬底中的至少一个的多个常规元件和多个冗余元件；测试所述第一掩模，以检测所述多个第一特征中的一个或多个缺陷；制造第二掩模，所述第二掩模包括可用于构图多个互连的多个第二特征，所述多个互连包括在所述多个常规元件的单个元件之间的互连和在所述多个常规元件与所述多个冗余元件之间的互连；使用所述第一掩模构图所述衬底的所述常规元件和所述冗余元件；使用所述第二掩模构图所述衬底的所述多个互连；以及改变所述衬底的所述多个互连，以校正所述第一掩模中的所述检测的缺陷。
2.如权利要求1所述的构图衬底的方法，其中改变所述多个互连的所述步骤包括至少，或者断开所述多个常规元件的单个元件之间的一个或多个所述互连，或者在所述多个常规元件和所述多个冗余元件之间形成一个或多个所述互连。
3.如权利要求1所述的构图衬底的方法，还包括测试所述衬底，以识别所述多个常规元件和所述多个冗余元件中的缺陷，其中在开始测试所述衬底以识别所述多个常规元件或所述多个冗余元件中的缺陷之前，执行改变所述衬底的所述多个互连的所述步骤。
4.如权利要求3所述的构图衬底的方法，还包括进一步改变所述衬底的所述多个互连，以校正所述多个常规元件和所述多个冗余元件中的所述检测的缺陷。
5.如权利要求1所述的构图衬底的方法，其中在构图所述衬底的所述常规元件和所述冗余元件之前，执行测试所述第一掩模的所述步骤，测试所述第一掩模的所述步骤还包括，识别所述第一掩模中的所述缺陷的一个或多个类型和一个或多个位置，以及使用所述检测的缺陷的所述识别类型和所述识别位置，执行改变所述多个互连的所述步骤。
6.如权利要求1所述的构图衬底的方法，其中所述第一掩模是前段制程(“FEOL”)掩模和所述多个第一特征包括多个FEOL特征，以及所述第二掩模是后段制程(“BEOL”)掩模，以及所述多个第二特征包括多个BEOL特征。
7.一种构图衬底的方法，包括制造第一掩模，所述第一掩模包括多个第一特征，其可用于构图微电子衬底或微机电衬底中的至少一个的多个常规元件和多个冗余元件；测试所述第一掩模，以检测所述多个第一特征中的一个或多个缺陷，以及产生识别所述一个或多个检测缺陷的第一掩模缺陷数据；提供可在使用所述第一掩模之后使用的第二掩模的数字表示，所述第二掩模具有可用于在所述衬底上构图多个互连的多个第二特征，所述多个互连包括在所述多个常规元件的各个元件之间的互连和在所述多个常规元件与所述多个冗余元件之间的互连；使用所述第一掩模缺陷数据，改变一个或多个所述数字表示的所述多个第二特征，以产生校正的第二掩模的数字表示，其补偿所述第一掩模中的所述一个或多个缺陷；从所述校正的第二掩模的所述数字表示制造所述校正的第二掩模；使用所述第一掩模构图所述衬底的所述常规元件和所述冗余元件；以及使用所述校正的第二掩模构图所述衬底的所述多个互连，由此根据所述校正的第二掩模构图的所述多个互连，校正所述第一掩模中的所述检测缺陷。
8.根据权利要求7的构图衬底的方法，其中所述改变所述第二掩模的所述数字表示的所述一个或多个特征的所述步骤包括，识别可利用所述掩模识别被构图在所述衬底上的一个或多个分立的元件，所述一个或多个分立元件是可删除或可添加到所述掩模中的至少一种，以校正所述衬底上的所述多个互连，以及从所述数字表示删除或增加所述一个或多个分立元件。
9.根据权利要求8的构图衬底的方法，其中所述第二掩模的所述数字表示的所述一个或多个特征包括选自于熔丝和抗熔丝的一个或多个元件。
10.根据权利要求7的构图衬底的方法，其中所述改变所述第二掩模的所述数字表示的所述一个或多个特征的所述步骤还包括重新设计可用于在所述衬底上构图相重的所述多个互连的所述第二掩模的相重特征。
11.根据权利要求7的构图衬底的方法，其中所述第一掩模中的所述缺陷包括影响所述FEOL掩模的所述特征组的缺陷，所述第二掩模的所述相重特征被重新设计为一组，以补偿影响所述特征组的所述缺陷。
12.如权利要求7所述的构图衬底的方法，其中所述第一掩模是前段制程(“FEOL”)掩模和所述多个第一特征包括多个FEOL特征，以及所述第二掩模是后段制程(“BEOL”)掩模，以及所述多个特征包括多个BEOL特征。
13.一种构图衬底的方法，包括制造掩模，所述掩模包括可用于构图微电子衬底或微机电衬底的至少一个的多个第一元件的多个第一特征；测试所述掩模，以检测所述多个第一特征中的一个或多个缺陷，并产生用于识别所述一个或多个检测缺陷的第一掩模缺陷数据；改变一个或多个所述多个第一特征，以产生校正的掩模；以及使用所述校正的掩模构图所述衬底的所述多个第一元件。
14.如权利要求13所述的构图衬底的方法，其中改变所述一个或多个第一特征的所述步骤包括，从所述掩模删除所述多个第一特征的一个或多个分立特征。
15.如权利要求13所述的构图衬底的方法，其中改变所述一个或多个第一特征的所述步骤包括，从所述掩模断开所述多个第一特征的一个或多个分立特征。
16.如权利要求13所述的构图衬底的方法，其中改变所述一个或多个第一特征的所述步骤包括，将激光器聚焦在照射所述多个第一特征的所述一个或多个分立特征的点上。
17.如权利要求13所述的构图衬底的方法，其中所述多个第一特征包括多个后段制程(“BEOL”)特征，以及在使用FEOL掩模构图所述衬底的多个元件之后，执行构图所述多个BEOL特征的所述步骤，所述FEOL掩模包括一个或多个缺陷，通过改变所述BEOL掩模的所述多个BEOL特征，来补偿所述一个或多个缺陷。
18.如权利要求13所述的构图衬底的方法，其中所述掩模是前段制程(“FEOL”)掩模，以及所述多个第一特征包括多个FEOL特征。
全文摘要
提供一种用于构图衬底的方法。在这种方法中，制造第一掩模，例如，前段制程(“FEOL”)掩模，该第一掩模包括多个第一特征，如FEOL特征，其可用于构图衬底的常规元件和冗余元件，所述衬底如微电子衬底和/或微机电衬底。测试即检查第一掩模的特征缺陷。此后，制造第二顺序使用的掩模，例如，后段制程(“BEOL”)掩模，其包括多个第二特征，例如，BEOL特征，这种特征可用于构图常规元件的各个元件之间的多个互连和常规元件与冗余元件之间的多个互连。使用第一掩模构图常规元件和冗余元件，以及使用第二掩模构图它们之间的互连。结果，以用于校正第一掩模中的检测缺陷的方法构图该互连。
文档编号B81C1/00GK1983559SQ20061014658
公开日2007年6月20日 申请日期2006年11月15日 优先权日2005年12月16日
发明者A·J·瓦茨, J·H·兰基 申请人:国际商业机器公司