专利名称：电容式感测装置及其制作方法
技术领域：
本发明涉及一种电容式感测装置及其制作方法，尤其涉及一种可利用
CMOS(互补式金属氧化物半导体)工艺大量制造并降低成本的电容式感测装置 及其制作方法。
背景技术：
请参阅图l，为现有技术的微机电麦克风的构造剖面图。如图所示，其主 要构造包含有一硅基板12、 一振动膜14及一背板16。其中，该硅基板12的 上下表面分别设有一介电层121、 123，中间开设有一共振室125。振动膜14 由多晶硅沉积并掺杂硼或磷离子而形成。
振动膜14的上则沉积一磷硅玻璃做为牺牲层。在牺牲层上依序沉积一绝 缘层161、多晶硅并掺杂硼或磷离子的背板16及一保护层163。之后再蚀刻于 该^^护层蚀刻出两个接触窗，并于各接触窗形成金属焊垫181、 183，分别连 接振动膜14及背板16。另于背板16上蚀刻形成多数个音孔165，并将该牺牲 层蚀刻去除。
此一构造的微机电麦克风虽可达到感应收音的效果，然其背板16主要由 多晶硅构成，质地较为脆弱，容易于加工过程中毁损。
另外，其牺牲层采用磷硅玻璃制作，于蚀刻去除牺牲层时难度较高，容易 侵蚀到组件的其它部分，如多晶硅的背板16及振动膜14，以及同是氧化物的 绝纟彖层161，蚀刻的精确度难以掌握。有可能造成振动膜14厚度不均匀，甚 至产生穿孔，而背板16的强度也会更加脆弱。
发明内容
本发明所要解决的技术问题在于提供一种电容式感测装置，其主要利用多 晶硅制作振膜并与一金属层形成感测电容，可强化装置的结构强度。
本发明的另一目的在于提供一种电容式感测装置，其振膜上设有多数个调
4整孔，可依需求调整振膜的弹性系数等参数。
本发明的又一目的在于提供一种电容式感测装置，尚可增设另一金属层而 与原金属层形成一参考电容，并可进一步强化装置的结构强度。
本发明的又一 目的在于提供一种电容式感测装置的制作方法，其主要利用 多晶硅制作牺牲层，可于去除牺牲层时提高蚀刻的精确度。
本发明的又一目的在于提供一种电容式感测装置的制作方法，可制作足够 强度的感测装置，利于后续的应用及制作。
本发明的又一目的在于提供一种电容式感测装置的制作方法，使用CMOS 工艺制作，可将电容式感测装置整合至集成电路中。
为实现上述目的，本发明提供一种电容式感测装置，其主要构造包含有 一基板，其上表面设有一定位层，并于预设位置设有一开口部； 一多晶硅层， 设于该基板上，于该开口部处形成一振膜，并于该振膜上设有多数个调整孔； 一第一绝缘层，设于该多晶硅层上，并于该振膜上方形成一空腔部；及一第一 金属层，设于该第一绝缘层上，设有多数个通孔连接该空腔部；其中，该多晶 硅层与第一金属层形成一感测电容，可连接一感测电路而通过振膜的振动进行 感测。
本发明还提供一种电容式感测装置的制作方法，其主要包含有下列步骤 提供一基板，并于该基板的上表面形成一定位层；沉积一多晶硅层于该定位层 上，并于预设位置蚀刻形成多数个蚀刻孔；于该多晶硅层的预设表面包含各蚀 刻孔形成一氧化层；于该氧化层上沉积一多晶硅牺牲层；沉积二氧化硅形成一 第一绝缘层覆盖该牺牲层及多晶硅层；沉积或溅镀一第一金属层于该第一绝缘 层上；由第一金属层的预设位置蚀刻多数个通孔至该牺牲层；蚀刻去除该牺牲 层，形成一空腔部；将基板的预设位置蚀刻至该定位层，形成一开口部；及蚀 刻去除开口部位置的定位层。
本发明的电容式感测装置使用标准CMOS工艺制作，故可于电路规划时直 接将电容式感测装置整合于集成电路中，不仅可提高产品的可靠度，其生产成 本也可因工艺简化而大幅降低。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的 限定。
图1为现有技术的微机电麦克风的构造剖面图2A至图2K为分别为本发明一较佳实施例的各步骤示意图;
图3A及图3B为分别为本发明另 一实施例的部分步骤示意图;
图4A及图4B为分别为图3B所示实施例的封装态样示意图5本发明又一实施例的构造剖面图6本发明又一实施例的构造剖面图。
其中，附图标记
12:硅基板121:介电层
123:介电层125:共振室
14:振动膜16:背板
161:绝缘层163:保护层
165:音孔181:焊垫
183:焊垫
20:电容式感测装置22:基板
221:定位层223:开口部
24:多晶硅层241:蚀刻孔
243:氧化层245:调整孔
247:振膜25:牺牲层
255:空腔部26:第一绝缘层
28:第一金属层281:保护层
283:通孔
30:电容式感测装置32:第二绝缘层
34:第二金属层341:保护层
343:通孔
42:封装层44:封装层
445:凹槽
50:电容式感测装置52:凸缘
60:电容式感测装置
具体实施例方式
首先，请参阅图2A至图2K，分别为本发明一较佳实施例的各步骤示意图。 如图所示，本实例的制作流主要先提供一基板22，并于该基板22的上表面沉 积一定位层221。再于该定位层221上沉积一多晶硅层24，如图2A所示。
其中，该基板22可为一硅基板。该定位层221可选择为一氮化硅层及一 二氧化硅层的其中之一。
多晶硅层24沉积完成后，于其预设位置蚀刻形成多数个蚀刻孔241，如 图2 B所示。由于定位层221为二氧化硅或氮化硅，与多晶硅的化学特性差异 大，故蚀刻可精确达到定位层221而停止。
蚀刻完成后，在该多晶硅层24的预设表面包含各蚀刻孔241的侧边形成 一氧化层243，如图2 C所示。
于该氧化层243上沉积多晶硅形成一牺牲层25，如图2 D所示。
沉积二氧化硅覆盖该牺牲层25及多晶硅层24形成一第一绝缘层26，如 图2 E所示。其中该第一绝缘层26尚可于二氧化硅中惨杂硼、磷及其组合式 的其中的一。
于该第一绝缘层26上沉积、蒸镀或溅镀形成一第一金属层28，如图2F 所示。还可依需求于该第一金属层28上沉积形成一保护层281，如图2 G所示。
第一金属层28或保护层281完成后，再由第一金属层28或保护层281 的预设位置进行蚀刻，形成多数个连接到牺牲层25的通孔283，如图2 H所示。
然后，再由各通孔283以蚀刻液将牺牲层25蚀刻去除，形成一空腔部255， 如图2 I所示。由于本发明使用多晶硅制作牺牲层25，且牺牲层25的外围分 别由第一绝缘层26、氧化层243及定位层221等二氧化硅材质或氮化硅材质 所包围，故进行牺牲层25去除蚀刻时，可精确去除牺牲层25，不会残留也不 会侵蚀其它部位。
去除牺牲层25后，再对基板22进行蚀刻，将对应于空腔部25的部分去 除，形成一开口部223，如图2 J所示。再将开口部223位置的定位层221蚀 刻去除，令多晶硅层24位于空腔部255与开口部223间的部分形成一振膜247， 即可完成本实施例电容式感测装置20的制作，如图2K所示。其中，原多晶硅层24的蚀刻孔241成为调整孔245。调整孔245设置的 位置及数量，可依振膜247的弹性系数或其它参数需求而进行调整。该多晶硅 层24与第一金属层28形成一感测电容，可依振膜247的振动或变形产生的电 容量变化而由 一感测电路进行感测。
请参阅图3A及图3B，分别为本发明另一实施例的部分步骤示意图。
本实施例的前段制作步骤与图2A至图2 F所示步骤相同，其主要于图2 F的步骤后，于该第一金属层28上沉积二氧化硅形成一第二绝缘层32。并于 第二绝缘层32上沉积、蒸镀或溅镀形成一第二金属层34。还可依需求于该第 二金属层34上沉积形成一保护层341，如图3A所示。
然后，由第二金属层34或保护层341的预设位置进行蚀刻，形成多数个 连接到牺牲层25的通孔343。再由各通孔343以蚀刻液将牺牲层25蚀刻去除， 形成一空腔部255。
去除牺牲层25后，再对基板22进行蚀刻，将对应于空腔部25的部分去 除，形成一开口部223，并将开口部223位置的定位层221蚀刻去除。则多晶 硅层24位于空腔部255与开口部223间的部分即可形成一振膜247，而本实 施例电容式感测装置30的制作也完成，如图3B所示。
其中，该多晶硅层24与第一金属层28形成一感测电容，可依振膜247 的振动或变形产生的电容量变化而由一感测电路进行感测。而第二金属层34 则可选择与第一金属层28形成一参考电容，可供感测电路参考应用。该第二 金属层34也可因应需求而独立形成一遮蔽层，或者单纯成为强化感测装置的 构造等等。
请参阅图4A及图4B，分别为图3B所示实施例的封装态样示意图。如图 所示，本发明的电容式感测装置30于封装时可选择不同的封装态样。
若封装时选择于电容式感测装置30的基板22下表面形成一封装层42， 则开口部223成为一背腔，提供共振的效果。而各通孔343则成为音孔，供音 波或气压的变化进入，使振膜产247产生振动或变形，如图4A所示。
若封装时选择于电容式感测装置30的第二金属层34上形成一封装层44， 则此时该空腔部255成为背腔，提供共振的效果。而开口部223则为音孔，供 音波或气压变化的传递，如图4B所示。考虑空腔部255的空间大小与共振频 率的搭配问题，还可依需求于封装层44的对应位置形成适当大小的一凹槽445，与空腔部255共同形成背腔。
上述各封装态样也可实施于图2K所示的实施例。
请参阅图5，为本发明又一实施例的构造剖面图。如图所示，本发明如图 3B所示实施例还可进行进一步蚀刻，将氧化层243去除，成为本实施例的电 容式感测装置50。由于氧化层243与第一绝缘层26同化氧化物，蚀刻时将会 同时对第一绝缘层26产生侵蚀，可于各通孔343间形成凸缘52，可防止振膜 247沾粘。
请参阅图6，为本发明又一实施例的构造剖面图。如图所示，本实施例的 电容式感测装置60于形成第一绝缘层26后，先将牺牲层25上方的部位蚀刻 去除再进行后续步骤。
由于本发明的电容式感测装置使用标准CMOS工艺制作，故可于电路规划 时直接将电容式感测装置整合于集成电路中，不仅可提高产品的可靠度，其生 产成本也可因工艺简化而大幅降低。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情 况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但 这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种电容式感测装置，其特征在于，包含有一基板，其上表面设有一定位层，并于预设位置设有一开口部；一多晶硅层，设于该基板上，于该开口部处形成一振膜，并于该振膜上设有多数个调整孔；一第一绝缘层，设于该多晶硅层上，并于该振膜上方形成一空腔部；及一第一金属层，设于该第一绝缘层上，设有多数个通孔连接该空腔部；其中，该多晶硅层与第一金属层形成一感测电容，连接一感测电路而通过振膜的振动进行感测。
2. 根据权利要求l所述的电容式感测装置，其特征在于，该基板为一硅 基板，该定位层则为二氧化硅层或氮化硅层。
3. 根据权利要求l所述的电容式感测装置，其特征在于，该振膜的上表 面设有一氧化层，该第一金属层上设有一保护层。
4. 根据权利要求l所述的电容式感测装置，其特征在于，该第一绝缘层 为一二氧化硅层，该二氧化硅层掺杂有硼或磷。
5. 根据权利要求l所述的电容式感测装置，其特征在于，包含有 一第二绝缘层，设于该第一金属层上；及一第二金属层，设于该第二绝缘层上； 各通孔分别贯穿第二绝缘层及第二金属层。
6. 根据权利要求5所述的电容式感测装置，其特征在于，该第一金属层 与第二金属层形成一参考电容，该第二绝缘层为一二氧化硅层，且该第二金属 层上设有一保护层。
7. —种电容式感测装置的制作方法，其特征在于，包含有下列步骤 提供一基板，并于该基板的上表面形成一定位层；沉积一多晶硅层于该定位层上，并于预设位置蚀刻形成多数个蚀刻孔； 于该多晶硅层的预设表面包含各蚀刻孔的侧边形成一氧化层； 于该氧化层上沉积多晶硅形成一牺牲层； 沉积二氧化硅形成一第一绝缘层覆盖该牺牲层及多晶硅层； 沉积、蒸镀或溅镀一第一金属层于该第一绝缘层上；由第一金属层的预设位置蚀刻多数个通孔至该牺牲层； 蚀刻去除该牺牲层，形成一空腔部；将基板的预设位置蚀刻至该定位层，形成一开口部；及 蚀刻去除开口部位置的定位层。
8. 根据权利要求7所述的制作方法，其特征在于，于该蚀刻去除该牺牲 层的步骤后，包含有一蚀刻去除该氧化层的步骤。
9. 根据权利要求7所述的制作方法，其特征在于，该定位层选择于基板上沉积一二氧化硅层或一氮化硅层所形成，而该第一绝缘层的二氧化硅则掺杂 有硼或磷。
10. 根据权利要求7所述的制作方法，其特征在于，包含有于该第一金属 层上形成一保护层的步骤。
11. 根据权利要求7所述的制作方法，其特征在于，该沉积、蒸镀或溅镀一第一金属层于该第一绝缘层上的歩骤后，包含有下列步骤 沉积二氧化硅形成一第二绝缘层于该第一金属层上；及沉积、蒸镀或溅镀一第二金属层于该第二绝缘层上； 该由第一金属层的预设位置蚀刻多数个通孔至该牺牲层的步骤则为 由第二金属层的预设位置蚀刻多数个通孔至该牺牲层。
12. 根据权利要求11所述的制作方法，其特征在于，包含有一于该第二 金属层上形成一保护层的步骤。
全文摘要
一种电容式感测装置及其制作方法，该电容式感测装置包含一基板，其上表面设有一定位层，并于预设位置设有一开口部；一多晶硅层，设于该基板上，于该开口部处形成一振膜，并于该振膜上设有多数个调整孔；一第一绝缘层，设于该多晶硅层上，并于该振膜上方形成一空腔部；及一第一金属层，设于该第一绝缘层上，设有多数个通孔连接该空腔部；其中，该多晶硅层与第一金属层形成一感测电容，连接一感测电路而通过振膜的振动进行感测。其主要使用多晶硅为牺牲层，配合氧化层及定位层的使用，可达到精密蚀刻的目的。使用多晶硅为振膜，配合金属层而形成感测电容，尚可增设另一金属层而形成参考电容，除了电路需求的功能外，组件的结构强度也可大幅提升。
文档编号B81C1/00GK101602479SQ20081010044
公开日2009年12月16日 申请日期2008年6月11日 优先权日2008年6月11日
发明者林昶伸, 梁伟成 申请人:芯巧科技股份有限公司;梁伟成