专利名称：三轴加速度计的制作方法
三轴加速度计的制作方法
技术领域：
本发明涉及一种加速度计的制作方法，尤其涉及一种三轴加速度计的制作方法。背景技术：
加速度计，即加速度感应器，是一种能够测量加速力的电子设备。加速度感应器主要应用在位置感应、位移感应或者运动状态感应等。如，在手机上使用加速度感应器，就可以探测到手机的放置状态，是平放还是倾斜等，根据状态启动不同的程序以达到某种效果， 再如，可应用到笔记本电脑上，来探测笔记本的移动状况，并根据这些数据，系统会智能地选择关闭硬盘还是让其继续运行，这样可以最大程度的保护由于振动，比如颠簸的工作环境，或者不小心摔了电脑所造成的硬盘损害，最大程度的保护里面的数据。另外一个用处就是目前用的数码相机和摄像机里，也有加速度传感器，用来检测拍摄时候的手部的振动，并根据这些振动，自动调节相机的聚焦。加速度计主要包括双轴加速度计和三轴加速度计，双轴加速度计检测X轴和Y轴方向的加速度值，三轴加速度计检测X轴、Y轴和Z轴三个方向的加速度值。与本发明相关的三轴加速度计一般采用多晶硅做衬底或者是利用两个硅晶片键合集成，但是多晶硅的残余应力比较高，而且多晶硅比较薄，不利用加工；利用两个硅晶片生成各必需的结构层，然后再键合相连而集成在一起，这处方法的成本太高，不利于降低生产成本，难以实现用户对产品的高性能且低成本的要求。因此，有必要提供一种新的加速度传感器的制作方法。
发明内容本发明需解决的技术问题在于提供一种低成本、制作方法简单的三轴加速度计的制作方法。本发明通过这样的技术方案解决技术问题—种三轴加速度计的制作方法，其中，该方法包括如下步骤A、提供一 SOI晶片，该SOI晶片包括硅衬底层、中间氧化层和掺杂硅顶层；B、利用深反应离子刻蚀技术在掺杂硅顶层刻蚀出凹槽，使所述凹槽贯穿整个掺杂硅顶层；C、用等离子体增强型学汽相淀积方法在所述掺杂硅顶层上淀积第一保护层；D、使用光刻技术对第一保护层进行图案化；E、用化学汽相淀积的方法在所述第一保护层与掺杂硅顶层之间淀积第二保护层；F、在所述第一保护层上淀积牺牲层；G、使用光刻技术对牺牲层进行图案化；H、用低压化学汽相淀积的方法在牺牲层以及第二保护层上淀积多晶硅层，并使用刻蚀技术对多晶硅层及第二保护层图案化；
I、在第一保护层及多晶硅层镀上金属；J、在与多晶硅相对的硅衬底层刻蚀出贯穿整个硅衬底层的背腔；K、用深反应离子刻蚀技术将缝隙贯穿整个掺杂硅顶层至中间氧化层；L、释放整个结构，得到三轴加速度计。作为本发明的一种改进，所述第一保护层和第二保护层的材质是低应力的未掺杂硅玻璃。作为本发明的一种改进，所述牺牲层为用等离子体增强型学汽相淀积方法而形成的磷硅玻璃层。作为本发明的一种改进，所述牺牲层的释放是采用氢氟酸来释放的。作为本发呢的一种改进，所述金属为金。本发明具有以下优点由于采用SOI晶片做衬底，在一块晶片上完成了 XY轴以及 Z轴的结构层，降低了生产成本，并且简化了制作过程。
图1至图12为本发明制造加速度传感器的方法的流程图。
具体实施方式下面结合附图和实施方式对本发明作进一步说明。本发明提供一种基于SOI晶片做衬底而加工的加速度传感器的方法。图1至图12 所示为本发明三轴加速度计10的制作方法，其具体操作步骤如下A、如图1所示，提供一 SOI (Siliconon hsulator，绝缘衬底上的硅)晶片，该SOI 晶片包括硅衬底层11、中间氧化层12和掺杂硅顶层13 ；B、如图2所示，利用深反应离子刻蚀技术(DREI, Deep Reative Ion Etching)在掺杂硅顶层13刻蚀出凹槽130，使所述凹槽130贯穿整个掺杂硅顶层13 ；C、如图3所示，用等离子体增强型学汽相淀积方法(PECVD，Plasma Enhanced Chemical Vapor Deposition)在所述掺杂硅顶层13上淀积第一保护层141，所述第一保护层141的材质是低应力的未掺杂硅玻璃(USG，Undoped Silicate Glass)；D、如图4所示，使用光刻技术对第一保护层141刻蚀出若干缝隙140 ；E、如图5所示，使用化学汽相淀积的方法(CVD，Chemical Vapor Deposition)在所述第一保护层141与掺杂硅顶层13之间淀积第二保护层142，所述第二保护层142的材质是低应力的未掺杂硅玻璃(USG，Undoped Silicate Glass)；F、如图6所示，在所述第一保护层141上淀积牺牲层15，所述牺牲层15为用等离子体增强型化学汽相淀积的方法(PECVD, Plasma Enhanced Chemical Vapor Deposition) 而形成的磷硅玻璃层(PSG，Phospho Slicate Glass)；G、如图7所示，使用光刻技术将牺牲层15图案化；H、如图8所示，用低压化学汽相淀积的方法(LPCVD，Low Pressure Chemical Vapor Deposition)在牺牲层15以及第一保护层141上淀积多晶硅层16，使用刻蚀技术对多晶硅层16图案化并将多晶硅层16刻蚀出若干贯穿多晶硅层16的通孔160 ；使用光刻技术对第二保护层142图案化，除去多晶硅层16周边的第二保护层142，保留多晶硅层16正下方的第二保护层142 ；I、如图9所示，在第一保护层及多晶硅层16镀上金属17，金属17可以为金(Au)， 也可以为其它金属；J、如图10所示，在与多晶硅层16相对的硅衬底层11刻蚀出贯穿整个硅衬底层11 的背腔110 ；K、如图11所示，用深反应离子刻蚀技术(DREI，De印Reative Ion Etching)将缝隙140贯穿整个掺杂硅顶层13至中间氧化层12 ；L、如图12所示，采用氢氟酸释放整个结构，得到空腔17，空腔17与通孔160以及凹槽130贯通，凹槽130与背腔110贯通，得到三轴加速度计10。综上，由于采用SOI晶片做衬底，在一块晶片上完成了三轴加速度计的XY轴以及 Z轴的结构层，降低了生产成本，并且简化了制作过程。以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
权利要求
1. 一种三轴加速度计的制作方法，其特征在于该方法包括如下步骤A、提供一SOI晶片，该SOI晶片包括硅衬底层、中间氧化层和掺杂硅顶层；B、利用深反应离子刻蚀技术在掺杂硅顶层刻蚀出凹槽，使所述凹槽贯穿整个掺杂硅顶层；C、用等离子体增强型化学汽相淀积的方法在所述掺杂硅顶层上淀积第一保护层；D、在第一保护层刻蚀出若干缝隙；E、用化学汽相淀积的方法在所述第一保护层与掺杂硅顶层之间淀积第二保护层；F、在所述第一保护层上淀积牺牲层；G、使用光刻技术对牺牲层进行图案化；H、用低压化学汽相淀积的方法在牺牲层以及第二保护层上淀积多晶硅层，并使用刻蚀技术对多晶硅层及第二保护层图案化；I、在第一保护层及多晶硅层镀上金属；J、在与多晶硅相对的硅衬底层刻蚀出贯穿整个硅衬底层的背腔； K、用深反应离子刻蚀技术将缝隙贯穿整个掺杂硅顶层至中间氧化层； L、释放整个结构，得到三轴加速度计。
2.根据权利要求1所述的三轴加速度计的制作方法，其特征在于所述第一保护层和第二保护层的材质是低应力的未掺杂硅玻璃。
3.根据权利要求1所述的三轴加速度计的制作方法，其特征在于所述牺牲层为用等离子体增强型学汽相淀积方法而形成的磷硅玻璃层。
4.根据权利要求1所述的三轴加速度计的制作方法，其特征在于所述整个结构的释放是采用氢氟酸来释放的。
5.根据权利要求1所述的三轴加速度计的制作方法，其特征在于所述金属为金。
全文摘要
本发明提供了一种三轴加速度计的制作方法，该三轴加速度计利用SOI晶片做衬底，在一块晶片上完成三轴加速度计的XY轴以及Z轴的结构层，降低了生产成本，并且简化了制作过程。
文档编号B81C1/00GK102417155SQ20111023583
公开日2012年4月18日 申请日期2011年8月17日 优先权日2011年8月17日
发明者刘友合, 孟珍奎, 张庆鑫, 张睿, 徐景辉, 杨斌, 葛舟, 谢金 申请人:瑞声声学科技(常州)有限公司, 瑞声声学科技(深圳)有限公司, 瑞声科技(新加坡)有限公司