专利名称：具有可变间隙宽度的mems装置和制造方法
技术领域：
本发明总体上涉及微机电系统(MEMS)装置。更具体地说，本发明涉及制造在悬置微结构与下层组件之间具有可变间隙宽度的MEMS装置。
背景技术：
微机电系统(MEMS)装置在诸如汽车、惯性制导系统、家用电器、用于多种装置的保护系统以及许多其它エ业、科学以及工程系统的应用中广泛使用。这种MEMS装置被用于感测诸如加速度、压カ或温度的物理状态，并且提供表示所感测物理状态的电信号。对于在高加速度环境和小型化装置中的操作，电容式感测MEMS设计因其尺寸小且适于低成本大量生产而高度需要。传统的MEMS电容式传感器操作成使得柔性地安装的 惯性质量体(seismic mass)(还称为检测质量体(proof mass))可因所感测的特性(例如，加速度)而沿至少ー个方向偏转。检测质量体的偏转导致连接至其的差分电路的电容变化。电容的这种变化是对所感测特性的度量。图I示出了现有技术的MEMS装置20的一部分的侧视图。在这个示例中，MEMS装置20是具有“跷跷板式”或“杠杆式(see saw) ”配置的双层电容式换能器。这种通常利用的换能器类型使用处于基板26上方、在由箭头24所表示的z轴加速度下旋转的可移动检测质量体22或板。这种旋转因旋转轴28偏移使得检测质量体22的ー个端部比另一端部重而发生。该加速度计结构可以测量检测质量体22与相对于旋转轴28对称定位的两个感测板30和32之间的、用C1(SIG)和C2(SIG)表示的两个独立电容，以便确定差分或相对电容。在检测质量体22与感测板30和32中的每ー个之间形成间隙34，以提供用于检测质量体22绕旋转轴28旋转的空间和随后对指示z轴加速度24的电容的测量。在所示实施例中，间隙34有时称为“z间隙”，这是因为间隙34在加工期间形成在结构材料层之间，并因此处于相对于基板26的平面向外的方向。
当结合附图考虑时，通过參照详细描述和权利要求书，可以获得对本发明的更全面理解，其中，在所有附图中，相同的附图标记指示类似的项目，并且图I示出了现有技术的MEMS装置的一部分的侧视图；图2示出了根据实施例的MEMS装置的侧视图；图3示出了用于制造图2的MEMS装置的MEMS制造处理的流程图；图4示出了例示图3的制造处理的一操作的示意性截面图；图5示出了例示图3的制造处理的另ー操作的示意性截面图；图6示出了例示图3的制造处理的另ー操作的示意性截面图；图7示出了例示延伸通过感测板的开ロ的MEMS装置的一部分的俯视图；图8示出了例示图3的制造处理的另ー操作的示意性截面图；以及图9示出了例示图3的制造处理的另ー操作的示意性截面图。
具体实施例方式本发明的实施例涉及ー种噪声降低增强且阻尼减小的微机电系统(MEMS)装置，和用于制造该MEMS装置的方法。该方法在MEMS装置的基础基板结构与微结构之间生成可变间隙宽度。该间隙宽度被有利地形成为在MEMS装置的感测区较小而在MEMS装置的非感测区较大，以便产生所需的感测电容，并且同时减小寄生电容和阻尼。该方法适用于现有MEMS制造处理。由此，实现该方法可以产生高性能且相对低成本的MEMS装置构造。图2示出了根据实施例的MEMS装置40的侧视图。MEMS装置40包括基础结构42和悬置在基础结构42上方的、采用可移动检测质量体44的形式的微结构。所例示的MEMS装置40是被配置成检测z轴加速度24的加速度计。然而，本发明的原理可应用于许多其它的MEMS装置，如陀螺仪、微型致动器、压カ传感器、开关等。
基础结构42包括具有第一电介质层(例如，氧化物层50)的基板48，该第一电介质层形成在基板48的顶表面52上。第一结构层54形成在氧化物层50上,而第二电介质层(例如，绝缘层56)形成在第一结构层54、氧化物层50和/或基板48的顶表面52的至少一部分上。在一实施例中，第一结构层54被形成为限定第一感测板58和第二感测板60。第一感测板58和第二感测板60表示用于MEMS装置40的感测区62。基础结构42的、除了感测板58和60以外的其余区域表示MEMS装置40的非感测区64。在此使用的术语“第一”、“第二”等不指代一系列可计数部件内的部件的排序或优先级。相反，出于讨论清楚的目的，术语“第一”、“第二”等被用于区分特定部件。检测质量体44经由ー个或多个挠性部件(flexure)(通常用简化的基座结构66表示)锚固至基础结构42。如本领域所已知的，该挠性部件被设计成与下层基础结构42相隔开地悬置检测质量体44，并且允许检测质量体44绕由基座结构66限定的旋转轴68在z轴加速度24下旋转。因旋转轴68偏移，使得检测质量体44的ー侧70比该检测质量体44的相对侧72更长并因此更重，而发生这种旋转。感测板58和60相对于旋转轴68对称定位，并且MEMS装置40的加速度计结构可以测量检测质量体44与感测板58和60之间的两个独立电容，以便确定差分或相对电容。检测质量体44的、未覆盖感测板58的延伸部分74位于MEMS装置40的非感测区64处。在一实施例中，基板48的顶表面52的选定区域从氧化物层50、第一结构层54以及绝缘层56的每ー个中暴露，即不被覆盖。在一实施例中，处于检测质量体44的延伸部分74下面的基板48的顶表面52的第一区域76被暴露。另外，处于感测板58和60下面的基板48的顶表面52的第二区域78被暴露。具体来说，感测板58和60包括延伸通过感测板58和60的开ロ 79。氧化物层50在感测板58和60下面至少部分地缺失。因此，基板48的、处于第二区域78处的顶表面52经由开ロ 79从氧化物层50、第一结构层54以及绝缘层56中暴露。 MEMS装置40的结构分别在第一区域76和第二区域78的每ー个中，在检测质量体44的底表面82与基板48的顶表面52之间生成第一间隙80。另外，MEMS装置40的结构在第一结构层54中，在检测质量体44的底表面82与感测板58和60中的每ー个之间生成第二间隙84。此外，第一间隙80的第一宽度86大于第二间隙84的第二宽度88。感测板58和60与检测质量体44之间的第二间隙84的第二宽度88保持较小，以便提供増加感测电容的益处。检测质量体44与基板48的顶表面52之间的第一间隙80的第一宽度86大于第二间隙84的宽度88，以减小寄生电容和不希望的高阻尼的不利影响。
寄生电容是存在于电子组件或电路的部件之间的、至少部分因它们彼此接近而造成的不希望的电容。简单參照图1，在MEMS装置20中，ー些寄生电容典型地存在于感测板28和30与下层基板26之间，如用C1(APR)和C2(Par)表示。另外，寄生电容可以存在于检测质量体22的非感测区(有时称为较重端)与下层基板26之间，如用C3(PAR)表示。MEMS装置20中的不希望的高寄生电容减小了这种MEMS传感器的精度。返回參照图2，相对于第二间隙84的第二宽度88更大的第一间隙80的第一宽度86减小了这种寄生电容。例如，感测板58和60与下层基板48之间的寄生电容因感测板58和60下面的氧化物层50被气体(例如，空气)代替而减小。而且，在处于检测质量体44的延伸部分74下面的非感测区64中，检测质量体44与基板48之间更大的距离可以进一步减小任何寄生电容。MEMS装置40的悬置可移动检测质量体结构在某ー特征固有频率下呈现振荡。阻尼是趋于减小这些振荡的振幅的任何影响。在MEMS装置20(图I)中，存在太多阻尼的状况可能导致频率响应下降太快，造成灵敏度降低。另外，布朗(Brownian)噪声随着阻尼缩放。布朗噪声是因布朗运动而产生的信号噪声，而布朗运动是作为分子间碰撞的结果的、小物体的随机热致运动。在诸如MEMS装置的非常轻的物体中，即使在检测质量体处于静止状态时，这些碰撞也产生信号噪声，即布朗噪声。检测质量体44与处于检测质量体44的延伸部分74下面的基板48之间的较大的距离可以减小阻尼，相应地减小布朗噪声，以增加传感器精度。对于MEMS装置20 (图I)的阻尼比率(即，振荡系统中的阻尼的度量)不对称。即，与其中检测质量体的较重端22(图I)旋转靠近下层基板26(图I)的旋转相对应的“+Z”z轴加速度24 (图I)的阻尼比率典型地大于与其中检测质量体的较重端22旋转远离基板26的旋转相对应的“-Z” z轴加速度24的阻尼比率。在一实施例中，检测质量体44与处于检测质量体44的延伸部分74下面的基板48之间更大的距离可以减小阻尼比率中的不对称性，由此,改进关于对称性的动态行为。图3示出了用于制造MEMS装置40 (图2)的制造处理90的流程图。制造处理90利用表面微机械加工技术，以制造具有可变间隙宽度的MEMS装置40。图4-9示出了表示制造处理90的操作的各种视图。制造处理90的操作将结合图4-9进行讨论。同样地，贯穿对制造处理90的操作的讨论，參照图4-9中的特定的图。尽管本发明的许多变型例都是可能的，但结合图2和4-9例示了基本处理，其示出在第一区域76和第二区域78处，在检测质量体44与基板48的顶表面52之间形成第一间隙80。然而，应当理解，在另选实施例中，根据装置功能，第一间隙80可以仅形成在第一区域76处，或者仅形成在第二区域78处。制造处理90以任务92开始。在任务92，提供基板48。在一实施例中，基板48是硅晶片。然而，因为制造处理90采用其中MEMS装置40的各层构建在基板48的上面而非其内部中的表面微机械加工技术(如主体微机械加工)，所以基板的特性并不是关键的。因此，基板48可以另选地由较低成本的导电材料形成。制造处理90的下列操作描述了用于制造単一 MEMS装置40 (图2)的操作。然而，根据制造处理，可以在基板48上同时制造多个MEMS装置40。制造处理90继续任务94。在任务94，执行基板44的表面制备，并且形成氧化物层50 (即，第一电介质层)。结合任务94參照图4，图4例示了在制造处理90的任务94发生的操作。图例96与图4相关联。图例96提供了贯穿图2和4-9使用的特定例示图案的列表，以表示在制造MEMS装置40中利用的各种材料。于是，第一图案98表示氧化物，如ニ氧化娃。第二图案100表不多晶体娃(通常称为多晶娃)。第二图案102表不氮化物,如氮化硅或富硅氮化物。第四图案104表示牺牲材料，如氧化物。第一图案98和第四图案104除了它们各自的阴影以外几乎相同，以表示所使用的材料可以是相同的，例如，氧化物。
为了使描述清楚，氧化物在下文被称为氧化物98。同样地，多晶体硅下文被称为多晶硅100。氮化物下文被称为氮化物102，而牺牲材料下文被称为牺牲氧化物104。牺牲氧化物104与氧化物98相区分，以指出它们作为氧化物的相似性，并且还指出它们在制造MEMS装置40的不同阶段的淀积和构图方面的差异。在处理90的任务94，并且如图4所示，制造以清洁基板48和例如通过局部硅氧化(LOCOS)微加工处理的选择性氧化物生长开始。根据传统的LOCOS处理，在基板48的清洁和表面制备之后，执行热场氧化处理以在基板48的顶表面52上生成氧化物98的氧化物层50。按照惯例，氧化物层50不需要形成在整个顶表面52上，而作为替代，可以根据特定掩模图案(未示出)在选择区域中生长，留下顶表面52的其余部分从氧化物98中暴露。由氧化物98制成的、有时称为热氧化物层或场氧化物层的氧化物层50可以具有大约两微米至三微米的厚度。氧化物层50的生长形成其中去除大约ー微米的硅基板48的浸入绝缘层(immersed insulating barrier)。如此,对于生长在基板48上的两微米厚氧化物层50来说，大约ー微米的氧化物层50在基板48的顶表面52上延伸。氧化物层50用以限制构建在氧化物层50上的有源装置之间的串扰。尽管在此讨论了热场氧化处理，但应当理解，在另选实施例中，可以使用诸如构图氧化物淀积的其它处理来生成氧化物层50。而且，尽管第一电介质层被描述为氧化物层，但在另选实施例中，可以实施另ー电介质材料，如氮化物。返回參照图3，在任务94之后，执行任务106。在任务106，第一结构层被淀积并构图。结合任务106參照图5，图5例示了在制造处理90的任务106发生的操作。在任务106，将多晶硅100淀积在基板48和氧化物层50上，以形成第一结构层54。多晶硅100可以例如利用光刻处理来构图，并且例如利用反应离子蚀刻(RIE)来蚀刻，以生成构图的第一结构层54。在一些实施例中，对于第一结构层54而言希望高导电率。因此，可以在整个表面区域上掺杂第一结构层54的多晶娃100,或可以以其它方式将其制成高导电性的。在构图和蚀刻之后，第一结构层54可以生成具有开ロ 79的第一感测板58和第二感测板60。參照图3，在任务106之后，执行任务108。在任务108，作为保护绝缘层的第二电介质层被淀积并构图，以生成基础结构42。结合任务108參照图6,图6例示了在制造处理90的任务108发生的操作。在任务108，将氮化物102淀积在第一结构层54上以及基板48和氧化物层50的任何暴露部分上。氮化物102可以例如利用光刻处理来构图，并且例如利用RIE来蚀刻，以生成构图的第二电介质层，即绝缘层56，其中，可以显现顶表面52、基板48、氧化物层50和/或第一结构层54的ー些或所有部分。例如，氧化物层50的第一部分109从绝缘层56以及第一结构层54中暴露。类似地，氧化物层50的第二部分111经由开ロ 79从绝缘层56以及第一结构层54中暴露。由氮化物102制成的绝缘层56使下层区域的各个区域彼此隔离。图7示出了 MEMS装置40的一部分的俯视图，例示了延伸通过感测板58的开ロ79。当然，下面的讨论等同地适用于感测板60。淀积并构图第一结构层54以形成感测板58生成了延伸通过感测板58的开ロ 79。此外，淀积并构图绝缘层56导致感测板58从绝缘层56中暴露。如此，在该例示中，下层的氧化物层50的第二部分111可见并因此可经由开ロ 79到达。返回參照图3，在任务108之后，执行任务110。在任务110，牺牲氧化物被淀积并构图。图8例示了在制造处理90的任务110发生的操作。在任务110，将牺牲氧化物104淀积在基板48的暴露的顶表面52、氧化物层50的第一部分109和第二部分111、第一结构层54以及绝缘层56上，以形成牺牲氧化物层112。在一实施例中，牺牲氧化物层112可以例如利用称为原娃酸四こ酯(tetraethyl orthosilicate) (TEOS)淀积处理来形成。在淀积后，该TEOS就迅速地转换成ニ氧化硅，即，牺牲氧化物104。牺牲氧化物层112可以平坦化并接着利用例如光刻处理来构图，并且利用例如氧化物湿刻处理来蚀刻。 返回參照图3，在任务110淀积牺牲氧化物层112之后，执行任务114。在任务114，形成覆盖牺牲氧化物层112的第二结构层。结合任务114參照图9，图9例示了在制造处理90的任务114发生的操作。在任务114，淀积多晶硅100，覆盖先前构建在基板48上的各种结构和层。由多晶硅100制成的层可以利用已知和即将出现的用于多晶硅淀积的处理形成。在一个示例中，可以将多晶硅起始或种子层淀积在牺牲氧化物层112的表面上，并接着在另ー处理步骤中，可以将厚硅层淀积在多晶硅起始层上。在淀积之后，多晶硅100可以例如利用化学机械抛光处理来平坦化，以形成具有大约二十五微米厚度的第二结构层116。但是，第二结构层116的最終厚度是根据应用和希望的灵敏度来确定的。在淀积之后，由多晶硅100制成的第二结构层116被构图和蚀刻，以生成针对要形成在第二结构层116中的诸如检测质量体44的特定微结构的希望形状。第二结构层116的多晶硅100可以例如利用光刻处理来构图，并且例如利用反应离子蚀刻(RIE)来蚀刻，以生成构图的第二结构层116。类似于第一结构层54，在一些实施例中可能希望高导电率。因此，可以在整个表面区域上掺杂第二结构层116的多晶硅100，或可以以其它方式将其制成高导电性的。在构图和蚀刻之后，第二结构层116可以生成检测质量体44和由基座结构66表示的挠性部件，其最終使得检测质量体44能够绕旋转轴68移动。继续參照图3和9，在任务114之后，执行任务118。在任务118，释放检测质量体44，从而暴露基板48的顶表面52的选定区域76和78。在任务118，可以执行定时蚀刻处理，以去除牺牲氧化物层112，并且去除第一区域76和第二区域78处的氧化物层50的第一部分109和第二部分111。一般来说，定时蚀刻根据蚀刻时间、温度、所使用的特定蚀刻剂以及蚀刻剂浓度来控制。在一实施例中，可以实施合适的定时蚀刻处理，以去除牺牲氧化物层112，并且去除在第一区域76从绝缘层56暴露的氧化物层50的第一部分109。同时，该定时蚀刻处理去除牺牲氧化物层112，并且经由感测板58和60中的开ロ 79，至少部分地去除氧化物层50的处于感测板58和60下面的第二部分111。S卩，处于感测板58和60下面的氧化物层50被通过开ロ 79的蚀刻剂底切。返回參照图2，在任务114选择性去除牺牲氧化物层112和氧化物层50的选定部分109和111之后(图3)，释放检测质量体44并且使其与基础结构42间隔开。因此，如以上讨论的，检测质量体44现在可移动地悬置。另外，根据MEMS装置40的特定设计，在第一区域76和第二区域78处，在检测质量体44与基板48的顶表面52之间生成显现第一宽度86的第一间隙80，并且在检测质量体44与感测板58和60之间生成显现第二宽度88的第ニ间隙84。在此描述的实施例包括一种噪声降低增强且阻尼减小的微机电系统(MEMS)装置，和用于制造该MEMS装置的方法。该方法在可移动微结构与下层基础基板结构的选定部分之间生成可变间隙宽度。该间隙宽度被有利地形成为在MEMS装置的感测区较小而在 MEMS装置的非感测区较大，以便产生希望的感测电容，并且同时减小寄生电容和阻尼。该方法适用于现有MEMS制造处理。因此，该方法可以容易地实现，以生成高性能和低成本的MEMS装置构造。尽管已经例示并详细描述了本发明的优选实施方式，但本领域技术人员应当容易地理解，在不脱离本发明的精神或所附权利要求书的范围的情况下，可以在其中进行各种修改。
权利要求
1.一种用于制造微机电系统(MEMS)装置的方法，该方法包括 提供基板； 形成覆盖所述基板的第一电介质层； 形成覆盖所述第一电介质层的第一结构层； 在所述第一结构层上形成第二电介质层，以生成其中所述第一电介质层的一部分从所述第一结构层和所述第二电介质层两者暴露的基础结构； 形成覆盖所述基础结构的所述第一电介质层的所述部分和所述第二电介质层的牺牲层； 在所述牺牲层上形成第二结构层；以及 选择性地去除所述牺牲层和所述第一电介质层的所述部分，以暴露所述基板的、处于所述第一电介质层的所述部分下面的顶表面。
2.根据权利要求I所述的方法，其中 所述形成所述第二结构层包括在所述第二结构层中形成微结构；并且所述选择性地去除的操作还去除处于所述第二结构层下面的所述牺牲层，以暴露所述第一结构层并且释放所述微结构，使得所述微结构与所述基础结构间隔开，所述选择性地去除的操作在所述微结构与所述基板的所述顶表面之间生成第一间隙，并且在所述微结构与所述第一结构层之间生成第二间隙，所述第一间隙的第一宽度大于所述第二间隙的第二览度。
3.根据权利要求2所述的方法，其中 处于所述微结构下面的所述第一结构层限定用于所述MEMS装置的感测板；并且 处于所述微结构下面的所述基板的所述顶表面限定用于所述MEMS装置的非感测区。
4.根据权利要求I所述的方法，其中 所述形成所述第一结构层包括在所述第一结构层中生成感测板，所述感测板横向偏离所述基础结构中的所述第一电介质层的所述部分，并且所述感测板包括延伸通过所述感测板以暴露所述第一电介质层的第二部分的开ロ ；并且 所述选择性地去除的操作还包括经由所述开ロ去除处于所述感测板下面的所述第一电介质层的所述第二部分。
5.根据权利要求I所述的方法，其中 所述形成所述第一结构层包括对所述第一结构层构图，以形成至少ー个感测板，所述至少ー个感测板具有延伸通过其的开ロ ；并且 所述选择性地去除的操作包括经由所述开ロ蚀刻所述第一电介质层的所述部分。
6.根据权利要求5所述的方法，其中，所述形成所述第二电介质层包括对所述第二电介质层构图，使得具有所述开ロ的所述至少一个感测板从所述第二电介质层暴露。
7.根据权利要求5所述的方法，其中，所述蚀刻操作包括底切所述至少一个感测板，以部分地去除处于所述至少一个感测板下面的所述第一电介质层。
8.根据权利要求I所述的方法，其中，所述第一电介质层是氧化物层，而所述第二电介质层是氮化物层。
9.根据权利要求I所述的方法，其中，所述基板是硅基板，并且所述选择性地去除的操作暴露所述硅基板的、处于所述第一电介质层的所述部分下面的所述顶表面。
10.ー种微机电(MEMS)装置，该MEMS装置包括 基础结构，该基础结构包括具有形成在其上的第一电介质层的基板、形成在所述第一电介质层上的第一结构层、以及形成在所述第一结构层上的第二电介质层，其中，所述基板的顶表面的一区域从所述第一电介质层、所述第一结构层以及所述第二电介质层的每ー个中暴露；以及 微结构，悬置在所述基础结构上方，以在所述微结构与所述基板的所述顶表面之间生成第一间隙，并且在所述微结构与所述第一结构层之间生成第二间隙，所述第一间隙的第一宽度大于所述第二间隙的第二宽度。
11.根据权利要求10所述的MEMS装置，其中 处于所述微结构下面的所述第一结构层限定用于所述MEMS装置的感测板；并且 处于所述微结构下面的所述基板的所述顶表面限定用于所述MEMS装置的非感测区。
12.根据权利要求11所述的MEMS装置，其中，所述感测板横向偏离所述基板的所述顶表面。
13.根据权利要求12所述的MEMS装置，其中，所述感测板包括延伸通过所述感测板的开ロ，并且所述基板的所述顶表面的第二区域经由所述开ロ从所述第一电介质层、所述第ー结构层以及所述第二电介质层的所述每ー个中暴露。
14.根据权利要求11所述的MEMS装置，其中，所述感测板包括延伸通过所述感测板的开ロ，所述基板的所述顶表面处于所述感测板下面，并且所述顶表面经由所述开ロ从所述第一电介质层、所述第一结构层，以及所述第二电介质层的所述每ー个中暴露。
15.根据权利要求10所述的MEMS装置，其中，所述微结构是所述MEMS装置的可移动部件。
16.根据权利要求10所述的MEMS装置，其中，所述第一电介质层是氧化物层，而所述第ニ电介质层是氮化物层。
17.一种用于制造微机电系统(MEMS)装置的方法，该方法包括 提供基板； 形成覆盖所述基板的氧化物层； 形成覆盖所述氧化物层的第一结构层； 在所述第一结构层上形成氮化物层，以生成其中所述氧化物层的一部分从所述第一结构层和所述氮化物层两者暴露的基础结构； 形成覆盖所述基础结构的所述氧化物层的所述部分和所述氮化物层的牺牲层； 在所述牺牲层上形成第二结构层，所述形成所述第二结构层包括在所述第二结构层中形成微结构；以及 选择性地去除所述牺牲层和所述氧化物层的所述部分，以暴露所述基板的、处于所述氧化物层的所述部分下面的顶表面，所述选择性地去除的操作包括利用定时蚀刻处理同时蚀刻所述牺牲层和所述氧化物层，并且所述选择性地去除的操作还去除处于所述第二结构层下面的所述牺牲层，以暴露所述第一结构层，并且释放所述微结构，使得所述微结构与所述基础结构间隔开，其中，第一间隙在所述微结构与所述基板的所述顶表面之间生成，而第ニ间隙在所述微结构与所述第一结构层之间生成，所述第一间隙的第一宽度大于所述第二间隙的第二宽度。
18.根据权利要求17所述的方法，其中 所述形成所述第一结构层包括在所述第一结构层中生成感测板，所述感测板横向偏离所述基础结构中的所述氧化物层的所述部分，并且所述感测板包括延伸通过所述感测板以暴露所述氧化物层的第二部分的开ロ ；并且 所述选择性地去除的操作还包括经由所述开ロ去除处于所述感测板下面的所述氧化物层的所述第二部分。
19.根据权利要求17所述的方法，其中 所述形成所述第一结构层包括对所述第一结构层构图，以形成至少ー个感测板，所述至少ー个感测板具有延伸通过其的开ロ ；并且 所述选择性地去除的操作包括经由所述开ロ蚀刻所述氧化物层的所述部分。
20.根据权利要求19所述的方法，其中，所述蚀刻操作包括底切所述至少一个感测板，以部分地去除处于所述至少一个感测板下面的所述氧化物层。
全文摘要
本发明涉及具有可变间隙宽度的MEMS装置和制造方法。MEMS装置(40)包括基础结构(42)和悬置在该基础结构上方的微结构(44)。基础结构(42)包括形成在基板(48)上的氧化物层(50)，形成在氧化物层上的结构层(54)以及形成在结构层上的绝缘层(56)。形成覆盖基础结构的牺牲层(112)，并将微结构(44)形成在牺牲层(112)上的另一结构层(116)中。方法(90)涉及去除牺牲层(112)和氧化物层(50)的一部分以释放微结构，并暴露基板(48)的顶表面(52)。在去除之后，在微结构与顶表面之间生成的间隙(80)的宽度(86)大于在微结构与结构层之间生成的间隙(84)的宽度(88)。
文档编号B81B7/00GK102642804SQ20121003505
公开日2012年8月22日 申请日期2012年2月16日 优先权日2011年2月16日
发明者A·C·迈克奈尔, L·Z·张, 林义真 申请人:飞思卡尔半导体公司