一种硅微桥压阻式MEMS温度传感器及其制作方法与流程

本发明属于电子电路领域，特别涉及一种硅微桥压阻式mems温度传感器及其制作方法。

背景技术：

随着微纳加工技术的不断发展，科学工作者们利用这些技术创造了各种各样的结构，实现对各种参数的测量。现有的传感器采用的悬臂梁结构为单端固支结构，由于制作工艺的过程，导致悬臂梁结构因为较大的残余应力而发生形变，即，这种单端固支结构是不稳定的，如果此残余应力较大，会导致悬臂梁在制作过程的断裂。

技术实现要素：

针对现有技术中存在的上述技术问题，本发明提供了一种硅微桥压阻式mems温度传感器及其制作方法。本发明的传感器的结构稳定，且灵敏度高。

本发明的目的在于提供一种硅微桥压阻式mems温度传感器，所述传感器采用硅微桥双层膜结构，且制作在soi器件上，

下层为soi器件的顶层硅，所述顶层硅上通过离子注入工艺形成压敏电阻；

上层为通过溅射工艺形成的金属铝层；

所述硅微桥下方悬空，且不与所述soi器件的衬底硅相连接。

进一步，所述金属铝层与顶层硅的两端均固定。

进一步，所述压敏电阻在所述硅微桥上的宽度范围为10～20μm。

进一步，所述硅微桥为可动结构，且所述硅微桥的长度为500μm，宽度为50μm，金属铝层厚度为1.5μm，顶层硅厚度为8μm。

进一步，所述传感器还包括三个定值电阻，其中，

所述三个定值电阻位于所述soi器件上，且下方不悬空。

进一步，所述三个定值电阻与所述压敏电阻通过电引线连接构成惠斯通桥。

本发明的另一目的在于提供一种硅微桥压阻式mems温度传感器的制作方法，在p型单抛soi器件的表面形成硅微桥双层膜结构，具体包括以下步骤：

(1)采用pecvd工艺积淀sio2，积淀的sio2的厚度为20nm；

(2)采用离子注入工艺将p-离子注入在p型soi器件的顶层硅中形成压敏电阻；

(3)采用离子注入工艺将p+离子注入压敏电阻，形成欧姆接触区；

(4)采用湿法刻蚀工艺刻蚀sio2在所述欧姆接触区的基础上形成接触孔，并溅射1μm铝层；

(5)采用pecvd工艺积淀sio2形成200nm钝化层；

(7)采用rie工艺刻蚀sio2在所述接触孔上刻蚀介质层；

(8)依次采用各向异性刻蚀、各向同性刻蚀工艺刻蚀所述soi器件的衬底硅层形成硅微桥。

进一步，所述步骤(1)-(8)中均采用掩膜版，且所述步骤(2)-步骤(8)采用的掩膜版均以所述步骤(1)中的掩膜版为参考进行放置。

进一步，所述各向异性刻蚀包括采用rie工艺刻蚀sio2与采用drie工艺刻蚀顶层硅。

进一步，所述各向同性刻蚀为对soi器件的衬底硅进行刻蚀。

本发明的硅微桥压阻式温度传感器就是利用标准的mems微纳加工工艺制作，实现了悬空的硅微桥式结构，且所述桥式结构相对稳定，在使用该传感器时通用性强、灵敏度高能够用于各种测温电路，且提高了温度测量的准确性。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所指出的结构来实现和获得。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了本发明实施例中的一种硅微桥双层膜结构示意图；

图2示出了本发明实施例中的一种采用硅微桥压阻式传感器的电路结构示意图；

图3a示出了本发明实施例中的一种soi器件结构示意图；

图3b示出了本发明实施例中的一种采用离子注入工艺形成压敏电阻示意图；

图3c示出了本发明实施例中的一种在压敏电阻上形成接触孔示意图；

图3d示出了本发明实施例中的一种形成pecvd绝缘层示意图；

图3e示出了本发明实施例中的一种采用溅射工艺形成al层示意图；

图3f示出了本发明实施例中的一种形成钝化层结构示意图；

图3g示出了本发明实施例中的一种采用各向异性刻蚀工艺进行刻蚀示意图；

图3h示出了本发明实施例中的一种采用同向异性刻蚀工艺进行刻蚀示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地说明，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明实施例中介绍了一种硅微桥压阻式mems(微机电系统)温度传感器，为了实现悬空的硅微桥式结构，所述温度传感器制作在soi(silicon-on-insulator，即绝缘衬底上的硅)器件上，其整体结构为硅微桥双层膜结构，下层为soi器件的顶层硅，所述顶层硅上通过离子注入工艺形成压敏电阻；上层为通过溅射工艺形成的金属铝层；所述硅微桥下方悬空，且不与所述soi器件的衬底硅相连接。所述温度传感器的原理是基于双层膜的热膨胀系数的差异，当温度变化时，铝的热膨胀大于下层硅的热膨胀，导致微桥发生弯曲，因此，所述硅微桥为可动结构。

进一步具体的，所述压敏电阻在所述硅微桥上的宽度范围为10～20μm，且所述硅微桥的长度为500μm，宽度为50μm，金属铝层厚度为1.5μm，顶层硅厚度为8μm。

所述温度传感器能够用于电路中执行温度测量，具体的，所述温度传感器还包括三个定值电阻，其中，所述三个定值电阻位于soi器件层上，且下方不悬空。且所述三个定值电阻与所述压敏电阻通过电引线连接构成惠斯通桥。如图2所示，所述温度传感器中的压敏电阻与电路中的定值电阻r1、r2、r3通过电引线连接构成惠斯通桥，其中，所述硅微桥发生热膨胀时产生弯曲，所述压敏电阻值发生变化，进一步通过电路的连接检测出压敏电阻值的变化，所述压敏电阻值的变化与温度变化呈现一定的数值关系，从而可以实现温度的测量。其中，所述定值电阻r1、r2、r3根据测量电路的实际需求进行选择。

如图3a-3h所示，本发明实施例中介绍了一种硅微桥压阻式mems温度传感器的制作方法，所述制作方法具体步骤包括，

如图3a所示，首先进行备片并进行标准清洗，选择soi器件，其中，所述soi器件由上到下依次包括顶层硅、埋层sio2(二氧化硅)以及衬底硅。本发明实施例中选择p型(100)单抛soi器件。

进一步，执行光刻1工艺：首先，采用掩膜版1#在soi器件上对准标记块；然后，采用浓h2so4(硫酸)+h2o2(双氧水)执行去胶、标准清洗工艺，最后，采用pecvd(plasmaenhancedchemicalvapordeposition，等离子体增强化学的气相沉积法)工艺淀积sio2，以防止沟道效应，其中，所述淀积的sio2厚度为20nm。

进一步，如图3b所示，执行光刻2工艺形压敏电阻：首先，采用掩膜版2#，且使得所述掩膜版2#对准掩膜版1#；然后，采用离子注入工艺将p-离子注入所述soi器件的顶层硅中形成压敏电阻；然后，采用浓h2so4+h2o2执行去胶、标准清洗工艺；然后，采用湿法刻蚀工艺利用bhf(在稀释的hf溶剂中进行的sio2湿法腐蚀法)对所述sio2进行刻蚀，以去除保护层，其中，所述保护层为所述光刻1工艺中为了防止沟道效应在顶层硅上形成的氧化层；然后，采用退火工艺将所述压敏电阻在具有n2(氮气)与1000℃温度的环境下退火30min；最后，再次采用pecvd工艺淀积sio2，以防止沟道效应，其中，所述淀积的sio2厚度为20nm。

进一步，如图3c所示，执行光刻3工艺形成欧姆接触区，即初步的接触孔：采用掩膜版3#，且使得所述掩膜版3#对准掩膜版1#；然后，采用离子注入工艺将p+离子注入所述soi器件的压敏电阻中形成欧姆接触掺杂区域，其中，所述p+离子的能量与剂量均高于光刻2工艺中的p-离子注入；然后，采用浓h2so4+h2o2执行去胶、标准清洗工艺；然后，采用干法刻蚀工艺利用bhf对所述sio2进行刻蚀，以去除保护层；然后，采用退火工艺将所述欧姆接触掺杂区域在具有n2与950℃温度的环境下退火30min；最后，如图3d所示，采用pecvd工艺淀积sio2，以形成介质层，即，pecvd绝缘层，其中，所述淀积的sio2厚度为200nm。

进一步，执行光刻4工艺形成接触孔：首先，仍采用掩膜版3#，且使得所述掩膜版3#对准掩膜版1#；然后，采用湿法刻蚀工艺利用bhf对所述sio2进行刻蚀，形成接触孔；然后，采用浓h2so4+h2o2执行去胶、标准清洗工艺；然后，如图3e所示，溅射al层(铝层)，以形成1μm的电引线。

进一步，执行光刻5工艺形成电引线：首先，采用掩膜版4#，且使得所述掩膜版4#对准掩膜版1#；然后，采用湿法刻蚀工艺利用h3po4对上述al层进行刻蚀形成电引线；然后，利用发烟硝酸执行去胶工艺；然后，采用合金工艺将电引线置于90％n2，10％h2(氢气)，450℃的环境下30min再次形成欧姆接触区；最后，如图3f所示，采用pecvd工艺淀积sio2，以形成钝化层，其中，所述淀积的sio2厚度为200nm。

进一步，执行光刻6工艺形成欧姆接触孔：首先，采用掩膜版5#，且使得所述掩膜版5#对准掩膜版1#；然后，采用rie(reactiveionetching，反应离子刻蚀)工艺刻蚀sio2，以在欧姆接触孔上形成刻蚀介质层；然后，执行去胶工艺。

进一步,执行光刻7工艺形成硅微桥：首先，采用掩膜版6#，且使得所述掩膜版6#对准掩膜版1#；然后，如图3g所示，采用各向异性刻蚀工艺刻蚀soi器件的顶层硅层与埋层sio2，其中，采用rie工艺刻蚀sio2，以刻蚀钝化层、box层；采用drie(deepreactiveionetching，深反应离子刻蚀)工艺在刻蚀si；且所述刻蚀的si的厚度为40μm；然后，如图3h所示,采用各向同性刻蚀工艺刻蚀衬底si(硅)，其中，在执行刻蚀的过程中还包括对刻蚀的衬底si进行一定时间的保护，刻蚀的衬底si的厚度为50μm；最后，采用去胶工艺利用离子体执行去胶，形成硅微桥。各向异性刻蚀过程中，所述si是顶层硅，box层指的是soi的埋氧层，即埋层sio2。

本实施例中，所述欧姆接触区、欧姆接触掺杂区、接触孔、欧姆接触孔均为所述接触孔在不同工艺阶段的不同叫法。

本实施例中，每次离子注入前，都会先采用pecvd工艺在离子注入区域形成一层氧化层，且在离子注入结束后，需要将此保护层氧化硅去除，目的是有效地保护单晶硅的晶格。

尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。