用于制造半导体器件的方法和半导体器件与流程

1.本公开涉及一种制造半导体器件的方法和半导体器件。


背景技术：

2.在半导体器件领域，传感器器件是一个重要且不断增长的子领域。这些传感器器件可以被制造为微机电(mems)传感器，并且通常以被构建，使得它们包括其中容纳有实际传感器的空腔。在加速度传感器的情况下，这包括弹性悬挂的地震质量块。当外部加速度起作用时，惯性力作用在质量块上并引起偏移，这可以借助各种方法、例如电容、压阻或光学地进行检测。
3.对于所述类型的加速度传感器，以及对于压力或振动传感器、陀螺仪或时间采集部件，至关重要的是能够提供高品质，即振荡的抗震(seismisch)质量块的低阻尼。尤其重要的是，制造后存在的阻尼在传感器器件的整个使用寿命期间保持恒定。
4.由于这些和其他原因，本公开是必要的。


技术实现要素：

5.本公开的第一方面涉及一种用于制造半导体器件的方法，其中该方法包括：
6.提供硅基衬底；
7.在所述衬底上沉积氧化层；
8.在所述氧化层上沉积多晶硅层，并且同时在衬底上沉积结晶硅层；
9.基于所述多晶硅层制造电子器件；
10.将基于玻璃或硅的盖体安装在结晶硅层上。
11.本公开的第二方面涉及一种半导体器件，包括：
12.硅基衬底；
13.氧化层，布置在衬底上；
14.基于多晶硅的电子器件；
15.结晶硅层，布置在衬底上和氧化层的侧面上；以及
16.基于玻璃或硅的盖体，所述盖体与结晶层连接。
17.本发明基于的认知在于：振荡的抗震质量块对空腔中的气体分子、尤其是空气分子的摩擦是阻尼的决定性因素，而通过质量块的悬挂产生的机械阻尼起次要作用。因此至关重要的是，在器件的使用寿命期间，空腔不会向环境中排气。根据第一方面的方法为此实现了可能性，其中提出将基于玻璃或硅的盖体安装到结晶硅层上。如稍后将描述的，因此可以以最佳密封性提供盖体与结晶硅层之间的连接。
附图说明
18.下面参照附图更详细地解释根据本发明的半导体器件和用于制造半导体器件的方法。附图中所示的器件不必相对于彼此按比例绘制。一致的参考符号可以表示一致的器
件。相同的附图标记表示相同或相似的部分。
19.图1具有图1a和1b，并且以沿图1b中a-a表示的平面(a)的垂直截面和以沿图1a中b-b表示的平面(b)的水平截面，示出半导体器件的实施例，其中半导体器件被设计为加速度传感器。
20.图2示出了用于制造半导体器件的方法的流程图。
21.图3具有图3a至3e，并且示出中间产品和半导体器件的侧向截面图，以说明用于制造图1的半导体器件的方法的实施例。
具体实施方式
22.在下面的详细描述中，参考了构成本说明书的一部分的附图，并且其中为了说明的目的示出了可以在其中实践本公开的特定实施例。诸如“上”、“下”、“前”、“后”、“领先的”等方向性术语与要描述的图的方向相关地使用。因为实施例的组成部分可以以各种取向定位，因此方向指定用于说明的目的，并且决不是限制性的。应当理解，在不超出本公开的范围的情况下，也可以使用其他实施例并且可以进行结构或逻辑上的改变。因此，以下详细描述不应被视为限制，并且本公开的范围由所附权利要求限定。
23.应当注意，除非另外明确说明，否则这里描述的各种实施例的特征可以相互组合。
24.本说明书中使用的术语“粘合”、“固定”、“连接”、“耦合”和/或“电连接/电耦合”并不意味着元件或层必须彼此直接接触；可以在“粘合”、“固定”、“连接”、“耦合”和/或“电连接/电耦合”的元件之间提供中间元件或中间层。然而，根据本公开，上述术语还可以可选地具有特定含义，即元件或层彼此直接接触，也就是说在“粘合”、“固定”、“连接”、“耦合”和/或“电连接/电耦合”的元件之间并不提供中间元件或中间层。
25.此外，例如关于形成或布置在表面“之上”的部件、元件或材料层所使用的词语“在
……
之上”在本文中可以意味着该部件、元件或材料层“间接地”在隐含表面上布置(例如、放置、形成、沉积等)，其中一个或多个附加部件、元件或层被布置在隐含表面与部分、元件或材料层之间。然而，关于形成或布置在表面“之上”的部件、元件或材料层所使用的词语“在
……
之上”可以可选地具有特定含义，即部件、元件或材料层被“直接”布置(例如，放置、形成、沉积等)在隐含表面上，例如与隐含表面直接接触。
26.图1具有图1a和1b，并且以沿图1b中a-a表示的平面(a)的垂直截面和以沿图1a中b-b表示的平面(b)的水平截面，示出半导体器件的实施例，其中半导体部件被设计为加速度传感器。
27.具体地，图1示出了半导体器件10，其具有：硅基衬底1；布置在衬底1上的氧化层2；基于多晶硅的电子器件3；结晶硅层4，其布置在衬底1上和氧化层2的侧表面上；以及基于玻璃或硅的盖体5，其与结晶层4连接。
28.半导体器件10在当前情况下是传感器器件，并且电子器件是加速度传感器，这将在下面更详细地讨论。
29.半导体器件10还具有在衬底或盖的表面之一或两者上的电触点以及通向这些电触点的镀通孔，为了清楚和简单起见，此处未示出这两者。
30.结晶硅层4随多晶硅层同时生长，然后由多晶硅层构成加速度传感器3。通过在衬底1上的外延生长来生长结晶硅层4。这将在下面详细描述。
31.如图1所示，盖体5可以具有与结晶硅层4连接的突起5a。此外，结晶硅层4可以环形围绕电子器件，并且突起在其自身方面也可以是环形的，并且其具有的空间尺寸对应于环形硅层的空间尺寸。特别地，如图所示，突起5可以在其整个圆周上具有恒定的横向直径，并且结晶硅层4在其整个圆周上同样可以具有恒定的横向直径，其中突起5a的横向直径优选地略小于结晶硅层4的横向直径，使得突起5a在其整个宽度之与结晶层4连接。
32.还如图1所示，由结晶硅层4环形包围、并且提供用于布置加速度传感器3的空间区域具有矩形或正方形形状。然而，也可以为该区域提供另一种几何形状，例如圆形。
33.在基于硅的盖体5的情况下，可以提出，通过晶圆键合工艺将其安装到结晶硅层4上。这受益于外延生长的结晶硅层4在其表面上具有高结晶质量。
34.在基于玻璃或石英的盖体5的情况下，可以提出，通过阳极接合工艺将其安装到结晶硅层4上。
35.电子器件3可以设计为mems器件、或具有这样的器件。
36.电子器件3也可以具有一个组中的一个或多个，该组包括加速度传感器、压力传感器、振动传感器、陀螺仪或时间采集器件。
37.半导体器件10的优点还在于盖体5与结晶层4并因此与衬底1电连接，因此两者之间不会出现电势差。这种电位差可能是不利的，因为它会在mems上产生静电力。
38.图2示出了用于制造半导体器件的方法的流程图。
39.用于制造半导体器件的方法(100)包括：
40.提供硅基衬底(110)；
41.在衬底上沉积氧化层(120)；
42.在氧化层上沉积多晶硅层，并且同时在衬底上沉积结晶硅层；
43.基于多晶硅层制造电子器件(140)；
44.将基于玻璃或硅的盖体安装在结晶层上(150)。
45.下面描述实施例以说明该方法。
46.图3具有图3a至3e，并且示出中间产品和半导体器件的侧向截面图，以说明用于制造图1的半导体器件的方法的实施例。
47.可以提出，半导体器件是多个半导体器件之一，这些半导体器件应在设计为硅晶圆的衬底上被制造。
48.图3a示出了包括硅基衬底1的中间产品的横截面图，在该衬底上已经施加有第一氧化层2(sio2)，在该第一氧化物层上已经施加有第一多晶硅层3a，并且在第一多晶硅层上已经施加有第二氧化层2a(sio2)。第一氧化层2的一部分保留在器件中并用作绝缘层，而第二氧化层2a是牺牲层，如稍后将看到的。
49.衬底1可以具有在100μm至1mm的范围内的厚度，第一氧化物层2可以具有在5μm至10μm的范围内的厚度，第一多晶硅层3a可以具有在1μm至2μm的范围内的厚度，并且第二氧化物层2a可以具有在5μm至10μm的范围内的厚度。
50.图3b示出了在去除第一氧化层2和第二氧化层2a的环形部分之后获得的另一中间产品的横截面图。该环形部分的空间位置对应于要形成的结晶硅层的空间位置。第一多晶硅层3a上方的第二氧化层2a的部分也被去除，以便在这些部分暴露第一多晶硅层3a。这用于为后续的第二多晶硅层3b的外延沉积工艺做准备。上述部分可以通过蚀刻步骤，特别是
通过干蚀刻来去除。
51.图3c示出了在进行外延沉积之后获得的中间产品的横截面图。在这种情况下，在第一多晶硅层3a的暴露部分上外延生长第二多晶硅层3b。结晶硅层(c-si)4也在结晶衬底1的暴露的环形部分上外延生长(在本文通篇中结晶与单晶同义使用)。结晶硅层4因此也覆盖氧化层2的侧面。第二多晶硅层3b可以具有在15μm至25μm的范围内的厚度，并且结晶硅层4可以具有在30μm至40μm的范围内的厚度。
52.第二多晶硅层3b和结晶硅层4的沉积可以在常规外延反应器中从气相中以减压进行。沉积可以这样进行，即在后面的传感器单元区域中，首先将由多晶硅和硅烷(sih4)构成的薄(约100nm)种子层在h2载体中在800℃和600torr的情况下以60sccm的sih4气体流速在第二氧化层2a上沉积90s。然后可以通过使用二氯硅烷(dcs，sih2cl2)在1080℃和30torr的情况下继续沉积，以在h2载体中以400sccm的流速外延形成厚度约为20μm的第二多晶硅层3b。为了产生第二多晶硅层3b的导电性，在生长过程中通过以100sccm的流速添加单磷烷(ph3)来原位n掺杂多晶硅。在所述沉积条件下，第二多晶硅层3b生长期间的生长速率可以为大约1μm/min。
53.通过在生长期间添加单磷烷对第二多晶硅层3b的n掺杂自然同样引起对结晶硅层4的n掺杂，其随后也变得导电。甚至可以预期比第二多晶硅层3b中更大的电导率，因为在后者中存在晶界，其具有捕获一部分掺杂原子的特性，然后该部分原子不能再作为电子施主。这种晶界不存在于(单)晶硅中，或者如果存在，仅以相当低的密度存在。
54.还应该提到的是，在生长过程中掺杂并不是绝对必要的。也可以生长未掺杂的硅。如果mems传感器的某些部分应需要导电性，也可以进行单独的离子注入。
55.在沉积过程结束后，可以特别是对第二多晶硅层2a的表面进行化学机械抛光(cmp)，因为众所周知，从气相中生长的多晶硅层具有高表面粗糙度。
56.图3e示出了在图1中已经示出和描述的传感器部件的横截面图、以及在将基于玻璃或硅的盖体5安装在结晶硅层4上之后如何获得它。盖体5是预制的，使得其具有环形突起5a，该突起在其空间尺寸方面对应于环形结晶硅层4的空间尺寸。
57.如已经提到的，可以将衬底提供为硅基晶圆，从而利用上述方法步骤生产大量传感器元件。同样，然后还可以提供盖晶圆，在其上已经预制有大量盖元件。盖元件基本上通过环形突起5a给出，它们在空间上分散分布，以使得它们位于衬底晶圆的mems传感器之上。
58.如果衬底晶圆和盖晶圆都设计为硅晶圆，则两者可以通过硅直接键合相互连接。在这种本身已知的方法中，两个晶圆在高温和高压下重叠挤压。过程温度可以例如在500℃和1200℃之间的范围内，而压力可以在15mpa和20mpa之间的范围内。在基于玻璃或石英的盖晶圆的情况下，可以使用阳极键合，其中玻璃晶圆与硅晶圆接触，并如此施加电压，即负极性施加在玻璃。这里的工艺温度通常在300℃以上，电压在50到1000v之间的范围内。
59.可以提出，接合在环境条件下进行，使得在制成的传感器器件中空腔充满大气压力下的空气。然而，也可以提出如此进行接合，即在空腔中产生弱真空或将另一种气体填充到空腔中。
60.示例
61.在下文中，使用示例来解释根据本公开的方法和装置。
62.示例1是用于制造半导体器件的方法，所述方法包括：
63.提供硅基衬底；
64.在所述衬底上沉积氧化层；
65.在所述氧化层上沉积多晶硅层，并且同时在衬底上沉积结晶硅层；基于所述多晶硅层制造电子器件；
66.将基于玻璃或硅的盖体安装在结晶硅层上。
67.示例2是根据示例1所述的方法，其中所述盖体具有与结晶层连接的突起。
68.示例3是根据示例1或2所述的方法，其中结晶层环状环绕电子器件。
69.示例4是根据示例2和3所述的方法，其中突起是环状形成的，并且所述突起具有的空间尺寸对应于结晶层的空间尺寸。
70.示例5是根据前述示例中任一项所述的方法，其中将基于硅的盖体安装在结晶层上包括晶圆键合。
71.示例6是根据示例5所述的方法，其中在温度高于500℃时进行晶圆键合。
72.示例7是根据前述示例中任一项所述的方法，其中将基于玻璃的盖体安装在结晶层上包括阳极键合。
73.示例8是根据前述示例中任一项所述的方法，其中沉积多晶硅层和沉积结晶层包括使用硅烷从气相中生长这些层。
74.示例9是根据前述示例中任一项所述的方法，其中制造电子器件包括制造mems器件。
75.示例10是根据示例9所述的方法，其中mems器件具有包括以下项的组中的一个或多个：加速度传感器、压力传感器、振动传感器、陀螺仪或时间采集器件。
76.示例11是一种半导体器件，包括：
77.硅基衬底；
78.氧化层，布置在衬底上；
79.基于多晶硅的电子器件；
80.结晶硅层，布置在衬底上和氧化层的侧面上；以及
81.基于玻璃或硅的盖体，所述盖体与结晶层连接。
82.示例12是根据示例11所述的半导体器件，其中盖体具有与结晶硅层连接的突起。
83.示例13是根据示例11或12所述的半导体器件，其中结晶硅层环状环绕电子器件。
84.示例14是根据示例12和13所述的半导体器件，其中突起是环状形成的，并且所述突起具有的空间尺寸对应于结晶硅层的空间尺寸。
85.示例15是根据示例11至14中任一项所述的半导体器件，其中电子器件具有mems器件。
86.示例16是根据示例11至15中任一项所述的半导体器件，其中mems器件具有包括以下项的组中的一个或多个：加速度传感器、压力传感器、振动传感器、陀螺仪或时间采集器件
87.尽管本文已经图示和描述了特定实施例，但是本领域技术人员将理解，在不脱离本发明的范围的情况下，各种替代和/或等效实现可以替代所示出和描述的特定实施例。该提议旨在涵盖此处讨论的特定实施例的任何修改或变化。因此，本公开旨在仅由权利要求及其等同物限制。