专利名称：解调电路及解调方法
技术领域：
本发明涉及一种简易型的解调电路及解调方法，该解调电路设置在输入I/Q信号给正交调制器并生成频移键控(Frequency shiftkeying，以下称为“FSK”)调制信号或相移键控(Phase Shift Keying，以下称为“PSK”)调制信号的调制电路等中，例如，为了大规模集成电路(Large Scale Integration，以下称为“LSI”)测试等用途，不转换成时域(数字/模拟转换后的模拟信号)或频域，而是通过对调制数据进行解调从而用于进行该调制电路等的测试等。
背景技术：
迄今，作为与FSK调制电路和FSK解调电路相关的技术，例如有下述文献中记述的技术。
专利文献1特开平9-322144号公报(图1、图2)。
在专利文献1中，记述了在电视信号的收发系统(例如，在有线电视(CATV)系统)中，使仅仅合同签约方能够听到加密的语音而非合同签约方不能听到加密语音的电视信号的语音加密传送装置的技术。在该语音加密传送装置中，设置了FSK调制电路或FSK解调电路。但是，在专利文献1中，没有记述FSK调制电路或FSK解调电路的电路结构。
图11是表示现有的2值(two-digit)FSK调制电路的一个例子的电路图。
在该FSK调制电路中，成为下述结构通过I信道(以下称为“I-CH”)调制信号生成器1，从发送数据TXD生成n位(其中，n是任意的正整数)的I-CH调制信号S1，同时，通过Q信道(以下称为“Q-CH”)调制信号生成器2，从该发送数据TXD生成n位的Q-CH调制信号S2。通过I-CH的数字/模拟(以下称为“D/A”)转换器3，将I-CH调制信号S1转换成模拟信号S3，同时，通过Q-CH的D/A转换器4，从Q-CH调制信号S2转换成模拟信号S4。通过噪声去除用的低通滤波器(以下称为“LPF”)5从模拟信号S3去除高频分量，同时，通过噪声去除用的LPF6从模拟信号S4去除高频分量，通过正交调制器7将该LPF5的输出信号S5与LPF6的输出信号S6正交调制后，通过功率放大器(Power AMP)8进行放大，输出FSK调制信号FMS。
迄今，在测试这样的FSK调制电路的调制工作的情况下，将D/A转换器3、4的输出侧的信号转换到时域或频域，确认在频域中是否正确地进行着调制。例如，在时域中进行确认的情况下，用示波器观测LPF5、6的输出信号S5、S6，一边使发送数据TXD固定在逻辑“0”、“1”进行变化，一边观测眼图，用时间性长的时间确认是否正确地进行着调制。此外，在频域进行确认的情况下，将从功率放大器7输出的FSK调制信号FMS中的FSK调制波，输入到频谱分析器等中，一边使发送数据TXD固定在“0”、“1”进行变化，一边确认是否正确地输出频率偏差。
但是，在用于确认FSK调制电路的调制工作的现有的测试方法中，由于不仅仅是经由I-CH调制信号生成器1及Q-CH调制信号生成器2，还需要经由D/A转换器3、4、用于去除D/A转换后的噪声的LPF5、6、正交调制器7等，不能说它是简易的方法。此外，为了LSI的测试等，在确认I-CH调制信号生成器1及Q-CH调制信号生成器2的工作中，还包含模拟要素等其他的要因，不能说是最合适的方法。即，在现有的测试方法中，由于包含模拟要素，所以在判定FSK调制电路的一个一个的正确性中，由于包含不必要的要素，因而不能说是最合适的方法。
为了解决这些问题，例如，在图11的FSK调制电路中，预先安装专利文献1记述的FSK调制电路，也能够通过该FSK解调电路解调从I-CH调制信号生成器1及Q-CH调制信号生成器2输出的I-CH调制信号S1及Q-CH调制信号S2，进行工作确认。但是，由于FSK解调电路电路结构复杂、电路规模大，所以当将这样的FSK解调电路安装在FSK调制电路中时，不仅带有FSK解调电路的FSK调制电路整体的电路规模增大，而且价格增高，不能说是最合适的方法。
发明内容
本发明的目的在于解决这样的现有课题，提供一种简易型的解调电路及解调方法，其用于解调D/A转换前的所谓I-CH调制信号及Q-CH调制信号的数字数据。
在本发明的解调电路中，输入从发送数据生成的多位I-CH调制信号及多位Q-CH调制信号，预先计算出1码元(symbol)后还持续相同的上述发送数据时的上述I-CH及上述Q-CH的值，将该算出值与上述多位I-CH调制信号及上述多位Q-CH调制信号做比较并进行解调。
在本发明的其他解调电路中，输入从发送数据生成的多位I-CH调制信号及多位Q-CH调制信号中的、该I-CH调制信号的最高位符号位和该Q-CH调制信号的最高位符号位，当上述发送数据的传送速度与调制频率偏差处于2:1的关系时，仅仅用1码元后的上述I-CH及上述Q-CH的最高位符号位的比较来进行解调。
在本发明的解调方法中，对发送数据进行调制；与时钟信号同步，计算出上述调制后的发送数据的当前的调制数据；对上述计算出的当前的调制数据和上述时钟信号在1码元前计算出的调制数据进行比较，对上述调制后的发送数据进行解调。
根据本发明的解调电路，能够从作为数字信号的I-CH调制信号及Q-CH调制信号得到简易的解调数据。
根据本发明的其他解调电路，能够不用求出在1码元后还持续相同的发送数据(同相位)情况下的星座图(constellation)位置，进而，使用仅仅1位那样少的位数，来进行简易的解调。
根据本发明的解调方法，由于对当前的调制数据和1码元前计算出的调制数据进行比较，并对调制后的发送数据进行解调，因而能够容易地进行简易的解调。
图1是配备了表示本发明实施例1的简易型FSK解调电路的2值FSK调制电路的电路图。
图2是表示图1的FSK解调电路30中I-CH侧的工作的时间图。
图3是配备了表示本发明实施例1的其他简易型FSK解调电路的2值FSK调制电路的电路图。
图4是配备了表示本发明实施例2的简易型FSK解调电路的2值FSK调制电路的电路图。
图5是表示图4的FSK解调电路30A中I-CH侧的工作的时间图。
图6是图4的工作说明图。
图7是配备了表示本发明实施例2的其他简易型FSK解调电路的2值FSK调制电路的电路图。
图8是配备了表示本发明实施例3的简易型PSK解调电路的2值PSK调制电路的电路图。
图9是表示图8的PSK解调电路30B中I-CH侧的工作的时间图。
图10是配备了表示本发明实施例3的其他简易型PSK解调电路的2值PSK调制电路的电路图。
图11是表示现有的2值FSK调制电路的一个例子的电路图。
具体实施例方式
本发明最佳实施方式的解调电路由下述部分构成计算电路，输入从发送数据生成的多位I-CH调制信号及多位Q-CH调制信号，不改变其相位地计算出1码元后的调制数据；延迟元件，使上述1码元后的调制数据延迟1码元，输出延迟数据；以及比较器，将上述多位I-CH调制信号及上述多位Q-CH调制信号与上述延迟数据进行比较，输出调制波。
(实施例1的结构)图1是配备了表示本发明实施例1的简易型FSK解调电路的2值FSK调制电路的电路图。
2值FSK调制电路10具有I-CH调制信号生成器11，从发送数据TXD生成n位(其中，n是任意的正整数)的I-CH调制信号S11；以及Q-CH调制信号生成器12，从发送数据TXD生成n位的Q-CH调制信号S12；在这些的输出侧中，通过各选择单元13、14分别连接I-CH的D/A转换器15及Q-CH的D/A转换器16。I-CH侧的选择单元13由选择器等构成，通过控制信号等，选择n位的I-CH调制信号S11的发送地址并将其给与I-CH的D/A转换器15或者简易型的FSK解调电路30的任何一方。Q-CH侧的选择单元14由选择器等构成，通过控制信号等，选择n位的Q-CH调制信号S12的发送地址并将其给与Q-CH的D/A转换器16或者简易型的FSK解调电路30的任何一方。
I-CH的D/A转换器15是将通过选择单元13输入的I-CH调制信号S11转换成模拟信号S15的电路，在该输出侧连接噪声去除用的LPF17。Q-CH的D/A转换器16是将通过选择单元14输入的Q-CH调制信号S12转换成模拟信号S16的电路，在该输出侧连接噪声去除用的LPF18。LPF17是从模拟信号S15中去除高频分量输出输出信号S17的电路，在该输出侧连接正交调制器19。LPF18是从模拟信号S16中去除高频分量输出输出信号S18的电路，在该输出侧连接正交调制器19。正交调制器19是将输出信号S17与输出信号S18正交调制的电路，在该输出侧连接功率放大器(Power AMP)20。功率放大器20是放大正交调制器19的输出信号S19并输出2值的FSK调制信号FMS的电路。
简易型的FSK解调电路30是在通常工作时(即，在调制电路工作时)不工作而在LSI测试时工作并测试直到调制电路输出为止的工作的电路，具有分别连接在各选择单元13、14上的调制数据计算电路31、34。I-CH侧的调制数据计算电路31由运算电路等构成，是下述这样的电路基于与发送数据TXD对应的发送时钟TXC，计算1码元后时的n位的调制数据S31，并不改变通过选择单元13输入的n位的I-CH调制信号S11的相位；在该输出侧中，通过1码元延迟元件32连接比较器33。1码元延迟元件32是基于发送时钟TXC使n位的调制数据S31延迟1码元并输出n位的调制数据S32的元件，由触发电路(以下称为“FF”)等构成。比较器33是比较n位的调制数据S32和n位的I-CH调制信号S11是否一致并根据该比较结果输出简易的FSK调制数据IRXD的电路，由逻辑门等构成。
Q-CH侧的调制数据计算电路34与I-CH侧的调制数据计算电路31同样，由运算电路等构成，是下述这样的电路基于发送时钟TXC，计算1码元后时的n位的调制数据S34，并不改变通过选择单元14输入的n位的Q-CH调制信号S12的相位；在该输出侧中，通过1码元延迟元件35连接比较器36。1码元延迟元件35是基于发送时钟TXC使n位的调制数据S34延迟1码元并输出n位的调制数据S35的元件，由FF等构成。比较器36是比较n位的调制数据S35和n位的Q-CH调制信号S12是否一致并根据该比较结果输出简易的FSK调制数据QRXD的电路，由逻辑门等构成。
(实施例1的解调方法)当通过选择单元13、14选择D/A转换器15、16侧时，I-CH调制信号生成器11及Q-CH调制信号生成器12的输出侧连接到D/A转换器15、16上，FSK调制电路10按如下进行工作。
通过I-CH调制信号生成器11，从输入的发送数据TXD生成下述的(1)式那样的n位的I-CH调制信号S11，同时，通过Q-CH调制信号生成器12，从发送数据TXD生成下述的(2)式那样的n位的Q-CH调制信号S12。
n位的I-CH调制信号S11…(1)符号＝1时S1i(t)＝Re(cos(2*π*(f1)*t))符号＝0时S0i(t)＝Re(cos(2*π*(f0)*t))n位的Q-CH调制信号S12…(2)符号＝1时S1q(t)＝Imag(cos(2*π*(f1)*t))符号＝0时S0q(t)＝Imag(cos(2*π*(f0)*t))生成的n位的I-CH调制信号S11及n位的Q-CH调制信号S12，通过各选择单元13、14分别送到D/A转换器15、16侧。I-CH调制信号S11通过I-CH的D/A转换器15转换成模拟信号S15，通过LPF17从该模拟信号S15中去除高频分量。Q-CH调制信号S12通过Q-CH的D/A转换器16转换成模拟信号S16，通过LPF18从该模拟信号S16中去除高频分量。LPF17的输出信号S17与LPF18的输出信号S18，通过正交调制器19进行正交调制(即，乘法)，输出下述的(3)式那样的输出信号S19。
输出信号S19…(3)符号＝1时S1(t)＝cos(2*π*(f1)*t)符号＝0时S0(t)＝cos(2*π*(f0)*t)该输出信号S19通过功率放大器20放大，输出2值的FSK调制信号FMS。
图2是表示图1的FSK解调电路30中I-CH侧的工作的时间图。
当通过选择单元13、14选择FSK解调电路30侧时，I-CH调制信号生成器11及Q-CH调制信号生成器12的输出侧连接到FSK解调电路30上，该FSK解调电路30按如下进行工作。
当通过I-CH调制信号生成器11对发送数据TXD调制后的n位的I-CH调制信号S11，通过选择单元13发送到FSK解调电路30的I-CH侧时，在调制数据计算电路31中，在1码元后还持续相同的发送数据TXD(相位)的情况下，按发送时钟TXC的定时来计算出到达的n位的I-CH调制信号S11的值，输出n位的调制数据S31。该调制数据S31是1码元后还与现码元相同的发送数据TXD值时的调制数据。该调制数据S31通过1码元延迟元件32延迟1码元，该1码元延迟后的调制信号S32输入到比较器33。在比较器33中，进行1码元延迟后的调制信号S32与现调制信号S11的比较，如果该2输入信号一致，则作为无相位变化地输出所谓继续原来符号的解调结果的FSX解调数据IRXD，如果该2输入信号不一致，则作为发送数据TXD(相位)有变化地输出所谓符号反转(即，0/1反转)的解调结果的FSK解调数据IRXD。
此外，当通过Q-CH调制信号生成器12对发送数据TXD调制后的n位的Q-CH调制信号S12，通过选择单元14发送到FSK解调电路30的Q-CH侧时，通过调制数据计算电路34、1码元延迟元件35及比较器36，进行与I-CH侧大体同样的工作，从比较器36输出简易的FSK解调数据QRXD。
这样，通过I-CH调制信号生成器11及Q-CH调制信号生成器12生成的I-CH调制信号S11及Q-CH调制信号S12，在FSK调制电路10侧中，输入到D/A转换器15、16，然后，经由LPF17、18、正交调制器19及功率放大器20的模拟要素，作为FSK调制信号MS发送。与此相对，FSK解调电路30是测试电路，由于不是像FSK调制电路10侧那样I-CH调制信号S11及Q-CH调制信号S12经由模拟要素等，所以不存在误差分量。因此，在某一时间t1中，在设定1码元后也相同的发送数据TXD的情况下，能够正确地计算出I-CH/Q-CH所取的调制信号的值。与该值一致的情况下，能够判断为目前与发送数据TXD没有变化，不一致的情况下，能够判断为发送数据TXD的符号0/1反转了。
(实施例1的效果)在本实施例1中，由于在FSK调制电路10中安装了简易型的FSK解调电路30，所以通过该FSK解调电路30，能够从作为数字信号的I-CH调制信号S11及Q-CH调制信号S12得到简易的FSK解调数据IRXD、QRXD。这时，存在以下的前提1、2。
前提1在数据中不包含噪声分量。
前提2在LSI内部，使用与数字I-CH调制信号生成器11及Q-CH调制信号生成器12相同的发送时钟TXC，进行简易解调。
由于这些前提条件在本实施例1中成立，所以可知1码元后还持续相同的发送数据TXD(同相位)情况下的星座图(星座)位置。核对与该星座图位置是否一致的是比较器33、36。其结果是，仅仅通过在FSK调制电路10中，附加调制数据计算电路31、34、1码元延迟元件32、35及比较器33、36的简单电路，就能够不包含FSK调制电路10侧的D/A转换器15、16之后的模拟要素地来确认妥当性。
(实施例1的其他的电路例)图3是配备了表示本发明实施例1的其他简易型FSK解调电路的2值FSK调制电路的电路图，在与图1中的要素共同的要素上标注共同的符号。
在图3的FSK解调电路30-1中，成为下述的结构通过开关单元37切换连接利用选择单元13、14选择的FSK解调电路30-1侧的I-CH侧或者Q-CH侧的任何一方。开关单元37由通过控制信号等切换的开关元件构成。即使追加这样的开关单元37，也能够得到与图1大体同样的作用效果。
(实施例2的结构)图4是配备了表示本发明实施例2的简易型FSK解调电路的2值FSK调制电路的电路图，在与表示实施例1的图1中的要素共同的要素上标注共同的符号。
在本实施例2中，利用在实施例1中，当下述条件1成立时能够使结构更简化，从而使图1的FSK解调电路30更加简化。
条件1传送速度(发送数据TXD的速度)与调制频率偏差(Deviation)处于2:1的关系时在该条件1成立时，在1码元后还继续相同的发送数据TXD(同相位)的情况下，星座图的位置必定成为旋转了180°的位置，变化为不同的发送数据TXD(0/1)的情况下，返回到原来的位置。
基于该原理，在本实施例2中，具有与实施例1的FSK调制电路10结构不同的FSK调制电路10A，在该FSK调制电路10A上连接与实施例1的FSK解调电路30结构不同的简化了的FSK解调电路30A。
在FSK调制电路10A中，与图1的FSK调制电路10相比，仅仅在设置结构不同的选择单元13A、14A来代替选择单元13、14这一点不同。I-CH侧的选择单元13A通过控制信号等进行选择工作，将从I-CH调制信号生成器11输出的n位的I-CH调制信号S11给与I-CH的D/A转换器15，或者将该n位的I-CH调制信号S11中的最高1位(S11-1)给与简易型的FSK解调电路30A，由选择器等构成。Q-CH侧的选择单元14A通过控制信号等进行选择工作，将从Q-CH调制信号生成器12输出的n位的Q-CH调制信号S12给与Q-CH的D/A转换器16，或者将该n位的Q-CH调制信号S12中的最高1位(S12-1)给与简易型的FSK解调电路30A，由选择器等构成。
简化的FSK解调电路30A与FSK解调电路30同样，是在通常工作时(即，调制电路工作时)不工作而在LSI测试时工作并测试直到调制电路输出为止的工作的电路，具有分别连接在各选择单元13A、14A上的1码元延迟元件32A、35A，在这些输出侧分别连接比较器33A、36A。I-CH侧的1码元延迟元件32A是基于发送时钟TXC使最高1位的I-CH调制信号S11-1延迟1码元并输出最高1位的调制数据S32A的元件，由FF等构成。比较器33A是比较最高位1位的调制数据S32A与最高位1位的I-CH调制信号S11-1是否一致并根据该比较结果输出简易的FSK解调数据IRXD的电路，由逻辑门等构成。
Q-CH侧的1码元延迟元件35A是基于发送时钟TXC使最高位1位的Q-CH调制信号S12-1延迟1码元并输出最高1位的调制数据S35A的元件，由FF等构成。比较器36A是比较最高1位的调制数据S35A与最高1位的Q-CH调制信号S12-1是否一致并根据该比较结果输出简易的FSK解调数据QRXD的电路，由逻辑门等构成。
(实施例2的解调方法)当通过选择单元13A、14A选择D/A转换器15、16侧时，I-CH调制信号生成器11及Q-CH调制信号生成器12的输出侧连接到D/A转换器15、16上，FSK调制电路10A进行与实施例1同样的调制工作。
图5是表示图4的FSK解调电路30A中I-CH侧的工作的时间图。进而，图6(A)、(B)是图4的工作说明图，该图(A)是I/Q不同符号时的图，该图(B)是I/Q相同符号时的图。
当通过选择单元13A、14A选择FSK解调电路30A侧时，如下述的(4)、(5)式所示，将从I-CH调制信号生成器11输出的n位I-CH调制信号S11中表示符号信息的最高1位的I-CH调制信号S11-1、以及从Q-CH调制信号生成器12输出的n位Q-CH调制信号S12中表示符号信息的最高1位的Q-CH调制信号S12-1，给与FSK解调电路30A。
最高1位的I-CH调制信号S11-1 …(4)Si(t)＝Re(cos(2*π*(fc)*t+φ(t)))最高1位的Q-CH调制信号S12-1 …(5)Sq(t)＝Imag(cos(2*π*(fc)*t+φ(t)))其中，(fc)*t载波，φ(t)调制频率在FSK解调电路30A中，最高1位的I-CH调制信号S11-1，通过I-CH侧的1码元延迟元件32A延迟1码元，该延迟了的最高1位的调制信号S32A输入到比较器33A中。在比较器33A中，比较1码元延迟后的最高1位的调制信号S32A与最高1位的I-CH调制信号S11-1，如果该2输入信号不一致，则作为没有发送数据TXD(相位)的变化地输出所谓维持其原来符号的解调结果的FSK解调数据IRXD，如果该2输入信号一致，则作为发送数据TXD(相位)存在变化地输出所谓符号反转(即，0/1反转)了的解调结果的FSK解调数据IRXD。
此外，最高1位的Q-CH调制信号S12-1与I-CH侧同样，通过Q-CH侧的1码元延迟元件35A延迟1码元，通过比较器36A进行比较，输出FSK解调数据QRXD。
在本实施例2中，式(4)、(5)中的调制频率φ(t)在发送数据1时(φ1(t))正如图6(A)那样变化180°，在发送数据0时(φ0(t))，正如图6(B)那样没有变化。就是说，是利用了一旦星座图的位置决定后就能够如2值PSK那样进行180°变化或者没有变化那样的处理的实例。
(实施例2的效果)在本实施例2中具有与实施例1大体同样的效果，进而，还具有下述的效果。
如图6所示，在180°变位的情况下，能够仅仅用在本实施例2中最高位的表示符号的1位I-CH调制信号S11-1及Q-CH调制信号S12-1，判别在图1的I-CH调制信号S11及Q-CH调制信号S12中作为n位处理的情况。就是说，这是因为在1码元后符号反转的情况下，能够判别为发送数据TXD是同符号连续，在同符号的情况下，能够判别为发送数据TXD变化了。由此，能够不用求出在1码元后还继续相同的发送数据TXD(同相位)情况下的星座图位置，进而，使用仅仅1位那样少的位数，来进行简易的解调。
(实施例2的其他的电路例)图7是配备了表示本发明实施例2的其他简易型FSK解调电路的2值FSK调制电路的电路图，在与图4中的要素共同的要素上标注共同的符号。
在图7的FSK解调电路30A-1中，成为下述的结构通过开关单元37A切换连接到通过选择单元13A、14A选择的FSK解调电路30A-1侧的I-CH侧或者Q-CH侧的任何一方。开关单元37A由通过控制信号等进行切换的开关元件构成。即使追加这样的开关单元37A，也能够得到与图4大体同样的作用效果。
(实施例3的结构)图8是配备了表示本发明实施例3的简易型PSK解调电路的2值PSK调制电路的电路图。
2值PSK调制电路10B与图1所示的实施例1的2值FSK调制电路10同样，具有从发送数据TXD生成n位的I-CH调制信号S11B的I-CH调制信号生成器11B、以及从发送数据TXD生成n位的Q-CH调制信号S12B的Q-CH调制信号生成器12B，在这些的输出侧通过各选择单元13B、14B分别连接I-CH的D/A转换器15B及Q-CH的D/A转换器16B。I-CH的D/A转换器15B是将通过选择单元13B输入的I-CH调制信号S11B转换成模拟信号S15B的电路，在该输出侧连接LPF17B。Q-CH的D/A转换器16B是将通过选择单元14B输入的Q-CH调制信号S12B转换成模拟信号S16的电路，在该输出侧连接LPF18B。
LPF17B是从模拟信号S15B去除高频分量输出输出信号S17B的电路，在该输出侧连接正交调制器19B。LPF18B是从模拟信号S16B去除高频分量输出输出信号S18B的电路，在该输出侧连接正交调制器19B。正交调制器19B是对输出信号S17B和输出信号S18B进行正交调制的电路，在该输出侧连接功率放大器(Power AMP)20B。功率放大器20B是放大正交调制器19B的输出信号S19B，输出2值的PSK调制信号PMS的电路。
简易型的PSK解调电路30B与图1所示的实施例1的FSK解调电路30同样，具有分别连接在各选择单元13B、14B上的调制数据计算电路31B、34B。I-CH侧的调制数据计算电路31B是基于与发送数据TXD对应的发送时钟TXC、不改变通过选择单元13B输入的n位的I-CH调制信号S11B的相位地计算出1码元后时的n位的调制数据S31B的电路，在该输出侧通过1码元延迟元件32B连接比较器33B。1码元延迟元件32B是基于发送时钟TXC使n位的调制数据S31B延迟1码元并输出n位的调制数据S32B的元件。比较器33B是比较n位调制数据S32B与n位I-CH调制信号S11B是否一致并根据该比较结果输出简易的PSK解调数据IRXD的电路。
Q-CH侧的调制数据计算电路34B与I-CH侧的调制数据计算电路31B同样，是基于发送时钟TXC、不改变通过选择单元14B输入的n位的Q-CH调制信号S12B的相位地计算出1码元后时的n位的调制数据S34B的电路，在该输出侧通过1码元延迟元件35B连接比较器36B。1码元延迟元件35B是基于发送时钟TXC使n位的调制数据S34B延迟1码元并输出n位的调制数据S35B的元件。比较器36B是比较n位调制数据S35B与n位Q-CH调制信号S12B是否一致并根据该比较结果输出简易的PSK解调数据QRXD的电路。
(实施例3的解调方法·效果)图9是表示图8的PSK解调电路30B中I-CH侧的工作的时间图。
本实施例3的2值PSK调制电路10B及连接在其上的简易型PSK解调电路30B，进行与实施例1的2值FSK调制电路10及连接在其上的简易型FSK解调电路30大体同样的工作。不同之点仅仅是在发送数据TXD的符号改变时(0/1)，改变到怎样的值的迁移值不同这一点，一致时的条件相同。由于如果不一致就识别为发送数据TXD的符号变更了，所以其值是什么不成为问题。因此，本实施例3具有与实施例1大体同样的效果。
(实施例3的其他电路例)
图10是配备了表示本发明实施例3的其他简易型的PSK解调电路的2值PSK调制电路的电路图，在与图8中的要素共同的要素上标注共同的符号。
在图10的PSK解调电路30B-1中，成为下述的结构通过开关单元37B切换连接通过选择单元13B、14B选择的PSK解调电路30B-1侧的I-CH侧或者Q-CH侧的任何一方。开关单元37B由通过控制信号等切换的开关元件构成。即使追加这样的开关单元37B，也能够起到与图8大体同样的作用效果。
本发明不限定于上述实施例1～3，能够有各种变形。作为该变形例的实施例4，例如有下述(a)、(b)那样的电路。
(a)虽然在实施例3中，就2值PSK调制电路10B及连接在其上的简易型PSK解调电路30B、30B-1进行了说明，但是对于4值PSK也能够通过与图8或者图10同样的结构适用。即，对于图8或者图10的比较器33B、33B-1中比较I-CH的输入(S11B)与I-CH解调数据(S32B)、以及对于比较器36B中比较Q-CH的输入(S12B)与Q-CH解调数据(S35B)，4值PSK的情况与2值PSK的情况没有任何变更。其中，虽然2值PSK的情况下在I-CH/Q-CH中输入了相同的值，但是由于在4PSK的情况，每1码元的信息量成为2倍，所以仅仅输入各自的值这一点不同。因此，对结构完全没有影响。
(b)实施例1～4的简易型解调电路30、30-1、30A、30A-1、30B、30B-1，在将D/A转换后的I/Q信号输入正交调制器19、19B中并生成FSK调制信号FMS或者PSK调制信号PMS的FSK调制电路10、10A或者PSK调制电路10B等中，通过使用D/A转换前的数字数据进行简易解调，能够应用在LSI测试等各种用途中。这时，按照其用途等也能够将调制电路10、10A、10B及解调电路30、30-1、30A、30A-1、30B、30B-1变更为图示以外的电路结构。
权利要求
1.一种解调电路，其特征在于，输入从发送数据生成的多位I信道调制信号及多位Q信道调制信号，预先计算出1码元后还持续相同的上述发送数据时的上述I信道及上述Q信道的值，将该算出值与上述多位I信道调制信号及上述多位Q信道调制信号做比较并进行解调。
2.如权利要求1所述的解调电路，其特征在于，包括计算电路，输入上述多位I信道调制信号及上述多位Q信道调制信号，不改变其相位地计算出1码元后的调制数据；延迟元件，使上述1码元后的调制数据延迟1码元，输出延迟数据；以及比较器，将上述多位I信道调制信号及上述多位Q信道调制信号与上述延迟数据进行比较，输出调制波。
3.一种解调电路，其特征在于，输入从发送数据生成的多位I信道调制信号及多位Q信道调制信号中的、该I信道调制信号的最高位符号位和该Q信道调制信号的最高位符号位，当上述发送数据的传送速度与调制频率偏差处于2∶1的关系时，仅仅用1码元后的上述I信道及上述Q信道的最高位符号位的比较来进行解调。
4.如权利要求3所述的解调电路，其特征在于，包括延迟元件，输入上述I信道调制信号的最高位符号位和上述Q信道调制信号的最高位符号位，使这些符号位延迟1码元，输出延迟数据；以及比较器，对上述最高位符号位和上述延迟数据进行比较，输出调制波。
5.一种解调方法，其特征在于，对发送数据进行调制；与时钟信号同步，计算出上述调制后的发送数据的当前的调制数据；将上述计算出的当前的调制数据和上述时钟信号在1码元前计算出的调制数据进行比较，对上述调制后的发送数据进行解调。
全文摘要
本发明的课题在于提供一种为了在调制电路的测试等中使用而安装在该调制电路中的、结构简单且廉价的简易型解调电路。简易型的FSK解调电路(30)是在正交调制器(19)中输入D/A转换后的I/Q信号并生成FSK调制信号的FSK调制电路(10)中，使用作为D/A转换前的数字数据的I－CH调制信号S11及Q－CH调制信号S12，进行简易解调。FSK解调电路(30)包括调制数据计算电路(31、34)，对I－CH调制信号S11及Q－CH调制信号S12，不改变其相位地计算出1码元延迟后的调制数据；延迟元件(32、35)，将该电路(31、34)的输出延迟1码元；以及比较器(33、36)，将该延迟元件(32、35)的输出与I－CH调制信号S11及Q－CH调制信号S12进行比较，输出简易的解调数据IRXD、QRXD。
文档编号H04L27/14GK1866942SQ200610055090
公开日2006年11月22日 申请日期2006年3月3日 优先权日2005年5月16日
发明者天野繁 申请人:冲电气工业株式会社