专利名称：功率运算系统的制作方法
技术领域：
本发明涉及接受模拟电压信号和电流信号对功率，特别是无功功率的当前值或积分值进行数字运算的功率运算系统。
如果某供电路的电压和电流为V、I，它们之间的相位差为ψ，那么通过该路径供给的有效功率W就为W＝V·I·I·cosψ[W]，而无功功率Q为Q＝V·I·sinψ[var]。
由于V·I·sinψ＝-V·I·cos(ψ-90°)，通常利用在有效功率W运算中使用的瞬间电压或瞬间电流的其中一个的相位偏移90°来进行无功功率Q的运算。
图1表示在以往的功率运算系统中进行无功功率运算的无功功率运算系统CS0。
该运算系统CS0由两个A/D转换器201、202和微型计算机203构成。
转换器201按所需比特多次采样从输入端子T1输入的与被测定系统的瞬时电压成正比的模拟信号V1，将其转换成对应的数字电压数据D1，而转换器202按相同次数采样从输入端子T2输入的与被测定系统的瞬时电流成正比的模拟信号A1，将其转换成对应的数字电流数据D2。
微型计算机203根据其内CPU上的程序进行输入数据D1、D2的移相处理和乘法处理，计算瞬时无功功率Q[Var]，此外，对该无功功率积分，计算无功电能∫Q[Varh]。
在该方式中，由于利用软件进行电压或电流数据的移相处理，所以必须反复进行与转换器201/202的输出比特数对应次数的移相处理，从而造成高速化的瓶颈。在这方面，如果利用并行处理来实现高速化，那么存储器或寄存器容量增大，则该结构相应地增大，从而导致成本增高。
此外，由于利用软件的乘法处理在固定的循环时间内执行多次反复处理，所以如果在显示处理等并行工作中利用微型计算机203，那么该部分结构增大。
但是，由于使用所述转换器201、202，所以如果数字数据的比特数增加，有效位数上升，那么A-D转换器的结构累加地按比例增大。
鉴于这样的问题，本发明的目的在于提供一种功率运算系统，该功率运算系统接受模拟电压、电流信号，以比较低的成本高速执行数字运算功率的当前值或积分值的信号处理，特别包括数字运算无功功率的移相处理的信号处理。
期望上述结构通过将系统部分尽量硬件化紧凑地实现，更期望可以通过将整个系统作为LSI来实现。
实现上述目的的本发明的一个方案(切入口)的功率运算系统的特征在于，包括第一系统部分，输入表示按某个周期交替的电压的第一模拟信号和表示按所述周期交替的电流的第二模拟信号，输出表示所述第一模拟信号的输入值的第一数字信号和表示所述第二模拟信号的输入值的第二数字信号；该第一系统部分包括移相电路，其保持完全代表所述第一和第二模拟信号与所述第一和第二数字信号中一个信号的信号值的电路状态，相位移动这个信号；和第二系统部分，运算处理从所述第一系统部分输出的第一和第二数字信号，产生表示与所述电压和电流有关的无功功率的第三数字信号。
按照该方案，表示相同周期的电压和电流的一对模拟输入信号中的一方或表示这些输入信号输入值的一对数字信号中的一方在(某个)系统部分中利用其中的移相电路根据需要被移相，对应的数字信号从该系统部分向其它系统部分输出，通过该系统部分运算处理这些数字信号产生表示无功功率的数字信号。
由于上述移相电路可以获得完全代表作为移相对象信号的信号值的电路状态，通过使该电路状态保持必要的时间来移相信号，所以即使该信号为数字信号的情况下，也不必按照信号的比特数反复进行移相处理，为此可以实现高速化。
实现上述目的的本发明的另一方案，在将与被测定系统的电压、电流成正比例的信号分别利用A-D转换器转换成数字值，运算无功功率的功率运算系统中，特征在于通过使用半导体存储器的移相电路在电压或电流的数字值上产生时间延迟进行移相。
利用这样的结构，可以减少模拟部分，经LSI化成为小型结构，可以低成本化。此外，可以使软件处理成为最小限度，可以容易地进行软件处理。
实现上述目的的本发明的另一方案，在将与被测定系统的电压、电流成正比例的信号分别利用A-D转换器转换成数字值。运算无功功率的功率运算系统中，特征在于通过使用移位寄存器的移相电路在电压或电流的数字值上产生时间延迟进行移相。
利用这样的结构，可以减少模拟部分，经LSI化成为小型结构，可以低成本化。此外，可以全部用硬件(all hard)来构成。
实现上述目的的本发明的另一方案，在将与被测定系统的电压、电流成正比例的信号分别利用A-D转换器转换成数字值，运算无功功率的功率运算系统中，特征在于在电压或电流侧的A-D转换器的前级中，设置由电容器、电阻器和运算放大器构成的移相电路来进行移相。
利用这样的结构，可以全部用硬件构成功率运算系统。
通过参照以下附图，阅读本发明实施例的说明，会更明白本发明的上述及其他目的、特征和效果。
图1是以往的功率运算系统内的无功功率运算系统的方框图。
图2是包括作为本发明一实施例的功率运算系统结构的功率计的功率计测系统的方框图。
图3是图2的功率计内的无功电能运算系统的方框图。
图4是说明图3的无功电能运算系统内的无功功率运算部分工作时序的时序图。
图5是图3的无功电能运算系统内的移相电路的方框图。
图6是本发明其它实施例的功率运算系统内的移相电路的方框图。
图7是本发明其它实施例的功率运算系统内的无功电能运算系统的方框图。
图8是图7的无功电能运算系统内的移相电路的方框图。
以下，参照
本发明的实施例。相同的部分用相同的参考符号表示。
图2表示包括作为本发明第一实施例的功率运算系统结构的功率计PM的功率计测系统。
该功率计测系统由与三相交流负载L连接的电流·电压测定系统MS和上述功率计PM构成。
功率计PM包括信号处理部分SP、液晶显示部分LCD和未示出的容器构成的组件，信号处理部分处理从测定系统MS接受的模拟电流和电压信号，计算有效电能和无功电能，液晶显示部分显示计算出的有效电能和无功电能，而容器装入这些信号处理部分PS和液晶显示部分LCD，同时备有与这些部分连通的外部电源输入端子EXT.PS.IN以及必要的信号输入输出板。
三相负载L为星形连接的三系统负载L1、L2、L3。负载的连接也可以为三角形。
电流和电压测定系统MS包括电压传感器(V)和电流传感器(A)，电压传感器测定上述三相负载L的R、S、T端子与中性点N之间的交流电压Vr、Vs、Vt的振幅，提供分别具有与这些瞬时值成正比的振幅的模拟电压信号V1，V2，V3，而电流传感器测定在上述三相负载L的R、S、T端子中流动的交流电流Ir、Is、It的强度，提供分别具有与这些电流的瞬时值成正比的强度的模拟电流信号i1、i2、i3。再有，也可以用电流和电压测定系统MS测定多个系统的单相交流负载上所加的电压和在这些负载中流动的电流，该测定结果作为模拟电流信号i1、i2、i3和模拟电压信号v1、v2、v3来输出。
信号处理部分SP包括比例转换所述模拟电流信号i1、i2、i3，提供具有适用于后述处理的大小的信号值的模拟电流信号A1、A2、A3的转换器Td1、Td2、Td3；比例转换所述模拟电压信号v1、v2、v3，提供具有适用于后述处理的大小的信号值的模拟电压信号V1、V2、V3的变压器Tf1、Tf2、Tf3；处理从所述转换器Td1、Td2、Td3输入的模拟电流信号(以下简单地称为“输入电流”或“电流”)A1、A2、A3和从所述变压器Tf1、Tf2、Tf3输入的模拟电压信号(以下简单地称为“输入电压”或“电压”)V1、V2、V3，数字地计算R、S、T各相的有效功率和无功功率的当前值[W、Var]的大规模集成电路LSI；对该集成电路LSI分配时钟，同时根据从集成电路LSI输入的数字信号计算表示R、S、T各相的有效功率和无功功率的积分值[Wh、Varh]的值，按照来自所述液晶显示部分LCD内控制电路的要求或按照通过未图示的输入输出接口的外部信号，向液晶显示部分LCD或外部输出对应的计算结果和控制指令等的微型计算机；和对信号处理部分SP根据需要供给电源的内部电源INT、PS。
上述微型计算机备有存储必要程序和数据的ROM；内部时钟CLK；根据所述程序执行时钟分配处理、所述积分计算的计算处理和计算结果的管理处理、以及液晶显示部分LCD和外部电路的控制处理等的中央处理单元CPU；和按照需要存储所述计算结果及相关数据的RAM。在这方面，电路地实现对LSI的时钟分配处理，通过将其组装进集成电路LSI，可以进一步减轻微型计算机的负担。
集成电路LSI备有分别设有输入端子T1和T2、T3和T4、T5和T6，处理由这些端子接受的所述输入电压和电流V1和A1、V2和A2、V3和A3，将所述三相交流负载L的各相无功功率的当前值作为数字值提供的第一至第三无功功率运算部分Var-1、Var-2、Var-3；以及分别备有输入端子T11和T12、T13和T14、T15和T16，实际上数字地处理由这些端子接受的所述输入电压V1和电流A1、V2和A2、V3和A3，将所述三相交流负载L各相的有效功率的当前值作为数字值提供的第一至第三有效功率运算部分W-1、W-2、W-3。
因此，构成功率运算系统的该功率计PM，包括输入所述模拟电流信号i1、i2、i3和模拟电压信号v1、v2、v3(转换器Td1，Td2，Td3和变压器Tf1、Tf2、Tf3)的接口；数字处理通过该接口输入的模拟电流I1、I2、I3和电压V1、V2、V3，计算多个系统的有效功率和无功功率当前值(作为集成电路LSI)的功率运算器；积分由该功率运算器计算的值，求出有效电能和无功电能(作为所述微型计算机的计算功能来实现)的积分器；和按照需要显示由该积分器求出的电能的显示器(液晶显示器LCD)。
此外，如果分别着眼于构成上述集成电路LSI的有效功率运算部分W-1、W-2、W-3和无功功率运算部分Var-1、Var-2、Var-3，那么上述功率运算系统由所述接口、(分别由单个有效功率运算部分和与其对应的积分处理构成的)多个系统的有效电能运算系统、(分别由单个无功功率运算部分和与其对应的积分处理构成的)多个系统的无功电能运算系统、和所述显示器构成。
图3表示上述多个无功电能系统内的一个系统的运算系统CS1，图4示出了运算系统CS1的无功功率运算部分(Var-1)的工作时序。
运算系统CS1由无功功率运算部分(Var-1)和与其对应的作为微型计算机积分处理的积分器200构成。在这方面，也可以通过将积分器200作为固态电路组装在无功功率运算部分(Var-1)中，将该运算部分(Var-1)作为无功电能运算部分来构成。
上述无功功率运算部分(Var-1)由作为量化移相电路的移相式A-D转换器PSC1、作为乘法电路部分的数字乘法器DML和作为加法电路的周期功率加法器PSM组成，移相式A-D转换器将端子T2接受的模拟输入电流A1量化成周期分辨率n个比特序列转换成数字电流信号g(n)，同时将端子T1接受的模拟输入电压V1同样量化成周期分辨率n个比特序列，转换成数字电压信号f(n)，而且，使该电压信号f(n)被延迟输入电压V1的1/4周期，产生移相的移相电压信号f1(n)；数字乘法器通过加减运算(+/-)所述数字电流信号g(n)和移相电压信号f1(n)的简易采样值G(n)及F1(n)，进行这些电流和电压信号g(n)和f1(n)间的乘法运算(g×f1)处理；周期功率加法器PSM将该乘法器DML的乘法运算结果Q(n)相加，获得周期总合∫Q(n)，作为无功功率的当前值(即当前周期的平均值)Q来输出。所述积分器200将上述无功功率的当前值Q进行积分∫Q，按Varh单位产生从功率计PM的某个复位时间至当前的无功电能。
所述移相式AD转换器PSC1由一对增量调制器101、102、移相电路115和比较器114构成。
增量调制器101、102分别具有1比特A-D转换器功能，把从输入端子T1、T2输入的电压V1、电流A2分别符号化成1比特的脉冲信号f(n)、g(n)来输出。在增量调制器101的情况下，其时序由时钟φ来决定，而在增量调制器102的情况下，其时序由时钟φ的反向时钟来决定。
在增量调制器101中，在时钟φ上升时用比较器103比较积分器105的输出电压F(n)与输入电压V1的大小，在V1＞F(n)时，从增量调制器101输出‘H’电平，用积分器105积分+Δv。另一方面，在V1＜F(n)时，输出‘L’电平，用积分器105积分-Δv。
在增量调制器102中，在时钟φ下降(即其反向上升)时用比较器104比较积分器106的输出电流G(n)与输入电流A1的大小，在A1＞G(n)时，从增量调制器102输出‘H’电平，用积分器106积分+Δv。另一方面，在A1＜G(n)时，输出‘L’电平，用积分器106积分-Δv。
移相电路115使增量调制器101的脉冲输出信号f(n)进行90°的延迟，输出脉冲信号f1(n)。其延迟时间和时序参照比较器114的输出信号来运算。
所述数字乘法器DML由一对增/减计数器107、108、数据选择器109、加/减运算器110、锁存电路111和逻辑电路113构成。
增/减计数器107、108分别根据所述移相电压信号f1(n)和电流信号g(n)的比特值“1”、“0”增加计数或减少计数时钟φ的脉冲数或其反向的脉冲数，将得到的计数值作为所述简易采样值F1(n)、G(n)输出，分别高速采样所述电压V1的移相状态值和电流A1的输入状态值，产生与A-D转换相同的结果。在这点上，也可以把增/减计数器107、108看成移相式A-D转换器PSC1的一部分。
数据选择器109根据时钟信号Kφ(k与采样速度同步，在本实施例中k＝1)交替选择增/减计数器107的输出F1(n)或增/减计数器108的输出G(n)，向加/减运算器110输入。在时钟信号kφ的‘H’电平时选择F1(n)，而在时钟信号kφ的‘L’电平时选择G(n)。
逻辑电路113向加/减运算器110输出增量调制器102的输出g(n)与时钟φ的“与”运算结果，以及移相电路115的输出f1(n)与反向时钟φ的“与”运算的“或”运算结果。在时钟φ的‘H’电平时，选择增量调制器102的输出g(n)，而在时钟φ的‘L’电平时选择移相电路115的输出f1(n)。
加/减运算器110有输入A节点、B节点和(+/-)节点及输出A±B节点。锁存器111的输出Q(n-1)输入至A节点。数据选择器109的输出F1(n)或G(n)输入至B输入节点。逻辑电路113的输出输入至(+/-)输入节点。按照对该(+/-)输入节点的输入值，加/减运算器110进行加减运算处理(Q(n-1)±(F1(n)或G(n))，从A±B节点向锁存器111输出其结果Q(n)。上述加减运算处理在对(+/-)节点的输入为‘H’时变为加法运算，而在‘L’时则变为减法运算。该处理的结果Q(n)成为与(瞬时)电压V1的移相状态值×(瞬时)电流A1的输入状态值成比例的值。
锁存器111直至变成来自加/减运算器110的当前数据Q(n)都保持前数据Q(n-1)，如果输入当前数据Q(n)，那么就保持该当前数据Q(n)。从锁存器111输出被保持的数据值。
所述加法器PSM内装在Q(n)的加法运算值每次超过预定值时向端子151输出溢出信号，向零值复位的简易加法运算电路。此外，所述微型计算机具有将来自上述端子151的溢出信号简单地计数相加求出无功电能的简易运算功能，通过在负荷L的定常工作时等产生外部信号，选择该功能，可以进一步减轻微型计算机的负担。
可以做成从加法器PSM中除去上述简易加法电路的结构，此外，也常用上述简易加法运算电路和简易运算功能的组合来替代加法器PSM和积分器200。
再有，所述第二和第三无功功率运算部分Var-2、Var-3与上述第一无功功率运算部分Va-1的电路结构相同，省略其说明。此外，所述有效功率运算部分W-1、W-2、W-3均具有从无功功率运算部分Var-1中除去移相电路115的电路结构，如果除去电压移相功能，那么由于在功能上没有改变，所以同样省略说明。
图5表示所述移相电路115的结构。
移相电路115由两个计数器121、122、加法器123和作为半导体存储器的RAM124构成。
计数器121在自由工作状态下计数与驱动增量调制器101的时钟φ同步的时钟φ，根据该计数值指定RAM124的写入地址。
计数器122按照比较器114的输出，例如在输入电压V1的一周期计数与向计数器121施加的时钟φ相同的时钟φ的脉冲数，移位该计数值的低位两位，算出输入电压V1的四分之一周期(即90°)延迟部分的时钟数。
加法器123将表示计数器121输出的RAM124的写入地址的数值与表示计数器122输出的一周期的计数数的四分之一的数值相加，算出90°延迟部分的地址。加法器123的输出表示RAM124的读出地址。
本实施例的计数器122具有计数输入电压V1一周期的时钟数并可在每周期输出计数数值的结构，但也可以具有计数多个周期的时钟数并可每多个周期输出该计数数值的结构。于是，即使在每多个周期输出多个周期的时钟数的情况下，在加法器123中，从该输入的多个周期的时钟数中也可以算出四分之一周期的计数数值，将该数值与表示RAM121写入地址的数值相加，可以算出90°延迟部分的地址。
而且，在计数器122中，如果做成从计数的一周期或多个周期的时钟数中算出四分之一周期部分的计数值，并输出该数值的结构，那么在加法器123中，通过将该数值与表示计数器121输出的RAM的写入地址的数值相加，可以算出读出地址。
RAM124把增量调制器101的输出信号在每个时钟中顺序存储在计数器121指示显示的地址中。此外，在每个时钟中顺序输出加法器123显示的地址数据，输入至下级的增/减计数器107中。由于该RAM124可以存储1比特，所以使用1比特×N个RAM。其中，N可以充分覆盖输入电压V1一周期的四分之一的计数数，使计数器121的最大计数与该N一致。再有，RA124在无功功率运算部分Var-1、Var-2、Var-3间共用，可以进行对应的地址运算。
本实施例的移相电路115包括逐次移位增量调制器101的1比特输出数据的RAM124，计数时钟并指定显示RAM124的写入地址的计数器121，为决定移相量而设置的、作为计数与被测定系统的电压成正比的信号V1(50Hz)频率的频率检测装置的计数器122，为把计数器121的计数值与计数器122的输出值相加，指示显示RAM124的读出地址设置的加法运算器。
按照该结构，增量调制器101的1比特输出数据仅延迟输入电压V1的90°相当部分，可以用图3所示的系统进行无功功率的运算。
本实施例有以下优点由于模拟部分非常少(仅有1比特A-D转换器的增量调制器101、102)，所以经LSI化成为小型装置，可以低成本化。此外，移相电路115以往必须移位16比特等多个比特，由于在增量调制器101的输出级中进行移位，所以成为1比特数据的处理可以使电路小型化。可以使微型计算机的软件达到最小限度，容易地进行软件处理。由于可把采样速度提至高速，所以可以高精度化。
下面，参照图6说明本发明第二实施例的无功功率运算系统CS2。
该运算系统CS2与第一实施例的运算系统CS1的不同在于，其移相式AD转换器PSC2将图3所示的移相式AD转换器PSC1中的移相电路115结构从RAM型变更为图6所示的移位寄存器型。
在图6的转换器PSC2中，移相电路115由计数器131、译码器132、多个移位寄存器133、多个“与”门电路134和“或”门电路135构成。
计数器131根据比较器114的输出计数输入电压V1一周期的时钟φ的数，在每周期中输出其计数值。
译码器132译码计数器131计数的V1的一周期的计数值中对应四分之一周期的计数值，接通多个“与”门电路134中对应的门电路134。
移位寄存器133利用时钟φ的时序(即增量调制器101的每个1比特输出)移位从增量调制器101输出的1比特数据。移位寄存器133仅准备可以覆盖从增量调制器101输出的数据的输入电压V1的四分之一周期的时间部分的级数。
“或”门电路135按照计数器131计数的V1周期向后级的增/减计数器107传送移位寄存器133的对应级数的输出。
本实施例的计数器131具有计数输入电压V1一周期的时钟数并可每周期输出计数数值的结构，但也可以具有计数多个周期的时钟数并可每多个周期输出该计数数值的结构。而且，在计数器131中，也可以具有从计数的一周期部分或多个周期的时钟数中算出四分之一周期的计数数，输出该数值的结构。
本实施例的移相电路115包括逐次移位增量调制器101的1比特输出数据的移位寄存器133，为决定移相量而设置的、作为计数与被测定系统的电压成正比的信号V1(50Hz)频率的频率检测装置的计数器131，为选择所期望的级的移位寄存器133设置的门电路134组，和根据计数器131的输出产生选择门电路134组的门电路的选择信号的译码器132。
按照该结构，仅延迟增量调制器101的1比特输出数据的输入电压V1的90°相当部分，与第一实施例的运算系统CS1同样可以进行无功功率的运算。
本实施例有以下优点由于模拟部分非常少(仅有1比特A-D转换器的增量调制器101、102)，所以经LSI化成为小型装置，可以低成本化。此外，移动电路115以往必须移位16比特等多个比特，由于在增量调制器101的输出级中进行移位，所以成为1比特数据的移位可以使电路小型化。可以全部用硬件构成无功功率运算部分。由于可把采样速度提至高速，所以可以高精度化。
下面，参照图7和图8说明本发明实施例3的无功功率运算系统CS3。
该运算系统CS3与第一和第二实施例的不同在于，其移相式AD转换器PSC3从图3所示的数字移位型变更为图7所示的模拟移位型。
在图7的转换器PSC2中，移相电路116插入在电压输入端子T1和增量调制器101之间，使端子T1输入的模拟电压V1移位1/4周期。
如图8所示，该移相电路116包括运算放大器141，电阻器R1、R2，电容器C1，比较器142，计数器143，译码器144，多个开关Sw3～Swn和多个电阻器R3～Rn。移相量由电容器C1和电阻器R3～Rn的时间常数决定。
比较器142比较输入电压V1，变为脉冲信号。
计数器143于比较器142的每一个周期进行时钟φ的计数。就是说，计数输入电压V1的一个周期部分的时钟φ的数，每一个周期输出该计数值。再有，在计数器143中，也可以有计数输入电压V1的多个周期部分的时钟，每多个周期输出其计数值的结构。
译码器144译码由计数器143计数的输入电压V1的一个周期部分(或多个周期部分)的计数值，接通开关SW3～SWn内对应的开关。
本实施例的移相电路116包括运算放大器141，电容器C1，电阻器R1～Rn，为决定移相量而设置的、作为计数与被测定系统电压成正比的信号V1(50Hz等)频率的频率检测装置的比较器142和计数器143，为利用电容器C1和电阻器R3～Rn得到期望的时间常数设置的开关SW3～SWn，和根据计数器143的输出，产生选择开关SW3～SWn内的期望开关的选择信号的译码器144。
按照该结构，仅延迟增量调制器101的输入信号的电压V1的90°相当部分，可以用图7的运算系统CS3进行无功功率的运算。
该实施例具有以下优点可以全部用硬件构成。由于采样速度可提高为高速，所以可以高精度化。
再有，在上述第一至第三实施例中，作为一比特A-D转换器，使用增量调制器101、102，但也可以代替增量调制器101、102，使用增量总和(δ∑)调制器，可以同样地进行实施。
从以上实施例的说明中可知，按照本发明的一个方案，在所述方案中，A-D转换器由1比特A-D转换器构成。
按照本发明的其它方案，在所述方案中，移相装置在作为A-D转换器的输出的1比特数据中提供时间延迟，产生移相效果。
按照本发明的其它方案，在所述方案中，移相装置包括逐次存储作为1比特A-D转换器输出的1比特数据的半导体存储器，计数时钟并指示所述半导体存储器的读入地址的计数器，为决定移相量而设置的计数与被测定系统的电压或电流成正比的信号频率的频率检测装置，和为根据所述计数器的计数值和所述频率检测装置的输出值，指示半导体存储器读出地址而设置的装置。
按照本发明的其它方案，在所述方案中，移相装置包括逐次移位作为1比特A-D转换器输出的1比特数据的移位寄存器，为决定移相量而设置的计数与被测定系统的电压或电流成正比的信号频率的频率检测装置，为选择期望的移位寄存器的移位段而设置的门电路装置，和根据所述频率检测装置的输出，产生选择所述门电路装置的门电路的选择信号的译码器。
按照本发明的其它方案，在所述方案中，移相装置包括运算放大器，电容器，电阻器，为决定移相量而设置的计数与被测定系统的电压或电流成正比的信号频率的频率检测装置，为利用所述电容器和所述电阻器，获得期望的时间常数而设置的开关装置，和根据所述频率检测装置的输出，产生选择所述开关装置的开关的选择信号的译码器。
按照本发明的其它方案，在所述方案中，频率检测装置在与被测定系统的电压或电流成正比信号的每一个周期输出预定的信号。
按照本发明的其它方案，在所述方案中，设有数字积分装置，运算无功电能。
因此，按照本发明，可以实现具有以下优点的无功功率运算系统和无功电能测定装置。
由于模拟部分少，所以使其LSI化时也成为小型的装置，可以低成本化。可以使软件处理成为最低限度，容易地进行软件处理，此外，可以全部用硬件来构成。由于采样速度可提至高速，所以可以高精度化。
以上虽说明了本发明的实施例，但这些说明是例示性的说明，本发明并不限于此，对于本领域人员来说，在如下所示的权利要求范围内，显然可以实施本发明的各种变更形态。
权利要求
1.一种功率运算系统，其特征在于，包括第一系统部分，输入表示按某个周期交替的电压的第一模拟信号和表示按所述周期交替的电流的第二模拟信号，输出表示所述第一模拟信号的输入值的第一数字信号和表示所述第二模拟信号的输入值的第二数字信号，该第一系统部分包括移相电路，其保持完全代表所述第一和第二模拟信号与所述第一和第二数字信号中的一个信号的信号值的电路状态，相位移动这个信号，和第二系统部分，运算处理从所述第一系统部分输出的第一和第二数字信号，产生表示与所述电压和电流有关的无功功率的第三数字信号。
2.如权利要求1的功率运算系统，所述移相电路由半导体存储器构成，移相所述第一和第二数字信号中的一个信号。
3.如权利要求1的功率运算系统，所述移相电路由多列移位寄存器构成，移相所述第一和第二数字信号中的一个信号。
4.如权利要求1的功率运算系统，所述移相电路由电容器、电阻器和运算放大器的组合构成，移相所述第一和第二数字信号中的一个信号。
5.如权利要求1的功率运算系统，所述第二系统部分有通过提取并对所述第一和第二数字信号值进行加减运算以算出所述无功功率的电路部分。
6.如权利要求1的功率运算系统，还备有运算处理部分，处理所述第三数字信号，产生表示所述无功功率的积分值的第四数字信号。
7.如权利要求6的功率运算系统，还备有显示部分，处理所述第四数字信号，显示作为无功电能的所述无功功率的积分值。
8.如权利要求1的功率运算系统，具有包括所述第一和第二系统部分的固态电路。
9.如权利要求8的功率运算系统，具有包括所述固态电路的LSI。
10.一种功率运算系统，分别利用A-D转换器把与被测定系统的电压、电流成正比的信号转换成数字值，运算无功功率，其特征在于，利用采用半导体存储器的移相装置在电压或电流的数字值上产生时间延迟进行移相。
11.一种功率运算系统，分别利用A-D转换器把与被测定系统的电压、电流成正比的信号转换成数字值，运算无功功率，其特征在于，利用采用移位寄存器的移相装置在电压或电流的数字值上产生时间延迟进行移相。
12.一种功率运算系统，分别利用A-D转换器把与被测定系统的电压、电流成正比的信号转换成数字值，运算无功功率，其特征在于，在电压或电流侧的A-D转换器的前段，设置由电容器、电阻器和运算放大器构成的移相电路进行移相。
13.如权利要求10所述的功率运算系统，其特征在于，所述A-D转换器为1比特A-D转换器，所述移相装置在所述A-D转换器输出的1比特数据中提供时间延迟，产生移相效果。
14.如权利要求11所述的功率运算系统，其特征在于，所述A-D转换器为1比特A-D转换器，移相电路在所述A-D转换器输出的1比特数据中提供时间延迟，产生移相效果。
15.如权利要求12所述的功率运算系统，其特征在于，所述A-D转换器是1比特A-D转换器。
16.如权利要求13所述的功率运算系统，其特征在于，所述移相电路包括逐次存储所述1比特A-D转换器输出的1比特数据的半导体存储器，计数时钟并指示所述半导体存储器读入地址的计数器，为决定移相量而设置的计数与被测定系统的电压或电流成正比的信号频率的频率检测装置，和为根据所述计数器的计数值和所述频率检测装置的输出值，指示半导体存储器的读出地址而设置的装置。
17.如权利要求14所述的功率运算系统，所述移相电路包括逐次移位所述1比特A-D转换器输出的1比特数据的移位寄存器，为决定移相量而设置的计数与被测定系统的电压或电流成正比的信号频率的频率检测装置，为选择期望的移位寄存器的移位段而设置的门电路装置，和根据所述频率检测装置的输出，产生选择所述门电路装置的门电路的选择信号的译码器。
18.如权利要求15所述的功率运算系统，其特征在于，所述移相电路包括运算放大器，电容器，电阻器，为决定移相量而设置的计数与被测定系统的电压或电流成正比的信号频率的频率检测装置，利用所述电容器和所述电阻器，获得期望的时间常数而设置的开关装置，和根据所述频率检测装置的输出，产生选择所述开关装置的开关的选择信号的译码器。
19.如权利要求16所述的功率运算系统，其特征在于，所述频率检测装置在与被测定系统的电压或电流成正比的信号的每个周期输出预定的信号。
20.如权利要求17所述的功率运算系统，其特征在于，所述频率控测装置在与被测定系统的电压或电流成正比的信号的每个周期输出预定的信号。
21.如权利要求18所述的功率运算系统，其特征在于，所述频率检测装置在与被测定系统的电压或电流成正比的信号的每个周期输出预定的信号。
22.如权利要求16所述的功率运算系统，其特征在于，所述频率检测装置在与被测定系统的电压或电流成正比的信号的每多个周期中输出预定的信号。
23.如权利要求17所述的功率运算系统，其特征在于，所述频率检测装置在与被测定系统的电压或电流成正比的信号的每多个周期中输出预定的信号。
24.如权利要求18所述的功率运算系统，其特征在于，所述频率检测装置在与被测定系统的电压或电流成正比的信号的每多个周期中输出预定的信号。
25.如权利要求10所述的功率运算系统，其特征在于，还设有数字积分装置，来运算无功电能。
26.如权利要求11所述的功率运算系统，其特征在于，还设有数字积分装置，来运算无功电能。
27.如权利要求12所述的功率运算系统，其特征在于，还设有数字积分装置，来运算无功电能。
全文摘要
用增量调制器101、102对从输入端子T1、T2输入的电压V1、电流A1分别进行A－D转换,变成1比特输出数据,利用采用RAM(半导体存储器)或移位寄存器的移相电路115仅延迟增量调制器101的1比特输出数据的输入电压V1的90相当部分后,利用后级电路进行无功功率运算。利用该结构,可以减少模拟部分,经LSI化成为小型结构,并可以低成本化。
文档编号G01R21/133GK1266190SQ0010673
公开日2000年9月13日 申请日期2000年3月3日 优先权日1999年3月5日
发明者丸山亮司 申请人:株式会社东芝