专利名称：地震勘探数据采集记录系统可视数据处理板的制作方法
技术领域：
本实用新型涉及地球物理勘探领域，尤其是涉及一种地震勘探数据采集记录系统可视数据处理板。
背景技术：
地震勘探是探明地下地质构造，寻找油、气藏的一种最有效的地球物理勘探方法。在地震数据的采集与记录系统中，整个系统是由中央控制单元、数据采集单元、记录单元和质量监视单元组成。中央控制单元是系统的控制核心，实现对整个系统的配置、自检、数据存储、显示等各种命令。数据采集单元接收水下电缆传送的地震数据，一路地震数据经过数据格式转换后传送至记录系统，并按照一定格式把地震数据记录在磁带上，从而可在质量监视单元进行相应的绘图和显示；另一路原始地震数据按时间采样并传送到质量监视单元，形成原始地震数据振子图，进行地震作业的实时质量检测。为了不失真的接收记录地震波，要求地震数据采集与记录系统必须具有大的动态范围、低噪音、低漂移、宽频带和压制干扰波等能力；为评价地震信的质量，仪器应能够实现对记录资料的监视回放任务，以便在野外即使调整工作方法和仪器因素。
目前，我国在海洋油气田勘探中应用的地震数据采集与记录系统全部是从国外进口的设备，如美国INPUT/OUTPUT公司的MSX系统，法国SERCEL公司的SYNTRAK 960等仪器，其中数据采集单元都是基于传统的工业计算机VME总线结构进行设计，不仅系统体积较大，产品价格昂贵，而且总线带宽小，不支持“热拔插”，可靠性差。
发明内容
本实用新型所要解决的技术问题是提供一种地震勘探数据采集记录系统可视数据处理板，该处理板不仅体积小成本低，而且总线带宽高，支持“热拔插”，可靠性好。
为了解决上述技术问题，本实用新型提供了一种地震勘探数据采集记录系统可视数据处理板，该处理板包括紧密型PCI(Peripheral ComponentInterconnection，外设部件互连)接口模块、SDRAM(Synchronous DRAM，同步动态随机存储器)控制管理模块、PCI接口模块、千兆以太网PCI中层卡扣板模块和CPU小系统模块，其中所述紧密型PCI接口模块用于输入数据，并为所述SDRAM控制管理模块提供局部总线接口；所述SDRAM控制管理模块用于接收由所述紧密型PCI接口模块发送来的数据，并将处理后的数据输出至PCI接口模块；所述PCI接口模块用于实现PCI接口，并为SDRAM控制管理模块提供了局部总线接口；所述千兆以太网PCI中层卡扣板模块通过PCI接口获取数据，并将数据发送至图形显示记录工作站；所述CPU小系统模块提供通用PCI接口、PCI总线仲裁及配置总线，通过PCI总线和局部总线分别与PCI接口模块、千兆以太网PCI中层卡扣板模块、SDRAM控制管理模块相连接以控制其它模块正常工作，并通过百兆以太网与主控工作站通信。
进一步地，本实用新型还具有如下特点所述紧密型PCI接口模块包括紧密型PCI接插件和PCI控制器，其中紧密型PCI接插件与紧密型PCI机箱背板连接，PCI控制器提供所述记录可视数据处理板与外部板件间的PCI接口，使得数据可从外部板件传输至该记录可视数据处理板，同时提供给一个用户定义总线的接口。
进一步地，本实用新型还具有如下特点所述PCI控制器采用美国PLX公司的PLX9656芯片实现。
进一步地，本实用新型还具有如下特点所述SDRAM控制管理模块包括现场可编程逻辑门阵列和SDRAM，其中现场可编程逻辑门阵列用于接收及处理由所述紧密型PCI接口模块发送来的数据，并对SDRAM进行读写控制。
进一步地，本实用新型还具有如下特点所述现场可编程逻辑门阵列采用美国XILINX公司的VIRTEXII芯片实现，该芯片配置有5路先进先出存储器用于缓冲由所述紧密型PCI接口模块发送来的数据，并设有SDRAM控制核分别控制现场可编程逻辑门阵列外部的SDRAM，实现乒乓读写控制，并将接收数据转换为满足SEG-D标准磁带记录格式的数据包发送至所述PCI接口模块。
进一步地，本实用新型还具有如下特点所述PCI接口模块由美国AMCC公司的AMCC5933器件实现。
进一步地，本实用新型还具有如下特点所述千兆以太网PCI中层卡扣板模块采用美国RAMIX公司的PMC698器件，该器件包括1000M以太网控制器、RISC处理器和PCI桥。
进一步地，本实用新型还具有如下特点所述CPU小系统模块包括美国MOTOROLA通用处理器MPC8240，在MPC8240的各接口上分别连接有若干SDRAM，若干闪存，启动程序只读存储器，调试串口芯片，CPU小系统控制逻辑芯片和百兆以太网接口。
进一步地，本实用新型还具有如下特点所述MPC8240的接口上连接着4片美国MICRON公司的SDRAM芯片MT48LC8M16A2TG-75，所述闪存由美国INTEL公司的芯片TE28F320C3TA110实现，共有2片，所述启动程序只读存储器采用美国SST公司的芯片SST39VF040-90-4C-NH实现，所述调试串口芯片为意法半导体公司的芯片ST16C2552，所述CPU小系统控制逻辑芯片采用美国ALTERA公司的芯片EPM7128AETC100-10。
进一步地，本实用新型还具有如下特点所述CPU小系统模块还包括由美国AD公司的芯片ADM708实现的复位控制器。
与现有技术相比较，本实用新型具有以下的优点由于采用CPCI(紧密型周边元件扩展接口标准)总线设计，使得该处理板不仅体积小成本低，而且总线带宽高，支持“热拔插”，可靠性好。
图1是本实用新型在采集系统中框图；图2是本实用新型的模块框图；图3是本实用新型中FPGA数据处理流程图；图4是本实用新型中SDRAM控制器的结构框图；图5是本实用新型中SDRAM接口定义图。
具体实施方式
为深入了解本实用新型地震勘探数据采集记录系统可视数据处理板，
以下结合附图及具体实施例对本发明进行详细说明。
本实用新型地震勘探数据采集记录系统可视数据处理板(可简称为VPD板)，如图1所示，VPD板位于数据采集系统的机箱内，是一块标准的一个槽位宽的6U尺寸的紧密型PCI(紧密型周边元件扩展接口标准，如下简称为CPCI)插板，该VPD板完成的主要功能如下存储4路光纤地震数据(该数据已转换为道序数据且加上了导航数据)，供磁带机记录和显示；在VPD板中，需要设计大容量RAM(随机访问存储器)，用来存储地震数据和存储待显示的数据。全部的数据通过千兆以太网络发送给VPR工作站；在VPD板上还设计有1000Mbps网口，送给VPR工作站的数据通过该千兆以太网传输；此外，VPD板上设计有100Mbps ENET网口，通过该百兆以太网接收主控工作站的控制命令和配置参数。
如图2所示，本实用新型VPD板包括CPCI接口模块、SDRAM(同步动态随机存储器)控制管理模块、PCI(周边元件扩展接口标准)接口模块、千兆以太网PCI中层卡(如下简称为PMC)扣板模块和CPU(中央处理器)小系统模块，其中，CPCI接口模块包括CPCI接插件和PCI控制器，CPCI接插件提供与CPCI机箱背板的连接，PCI控制器提供VPD板与FCI(光纤接口板)板和辅助道板间的PCI接口，完成数据从FCI板和辅助道板到VPD板的传输功能，同时提供给一个用户定义总线的接口；SDRAM控制管理模块主要器件是FPGA(现场可编程逻辑门器件)和SDRAM，FPGA的数据接收模块从PCI控制器的用户接口接收数据，且FPGA内部设有两个SDRAM控制核分别控制FPGA外部的两片SDRAM，实现对乒乓读写控制，因此FPGA可将从PCI控制器得到的数据缓冲到SDRAM中，并且实现乒乓控制以减少处理死时间；接着，FPGA把来自于四路FCI板的数据和辅助道的数据合并，组织成满足SEG-D标准磁带记录格式的一包数据，然后再经网络包的处理通过PCI接口模块发送给千兆以太网PMC扣板模块；所述千兆以太网扣板模块处理网络的TCP/IP协议，发送给图形显示记录工作站(VPR工作站)；所述CPU小系统实现对FPGA工作模式配置、本地PCI总线的仲裁、通过百兆以太网与主控工作站通信。
CPCI接口模块实现了64位的CPCI接口设计，并且为VPD板的SDRAM控制和管理模块提供了32位的LOCAL BUS(局部总线)接口；PCI控制器采用美国PLX公司的PLX9656芯片实现PCI接口；CPCI连接器的J1、J2用于实现64bit的CPCI接口，J3用于实现VPD板与后插板间的数据传输。
所述SDRAM控制管理模块包括FPGA和SDRAM，其中FPGA采用美国XILINX公司的VIRTEXII芯片实现，如图3所示，该芯片配置有5路FIFO(先进先出存储器)用于缓冲由所述CPCI接口模块发送来的数据，五个FIFO分别对应四路FCI和一路辅助道，接收的数据经过缓冲，写入SDRAM；此外，FPGA设有SDRAM控制核分别控制SDRAM，当一块SDRAM写满(读完)时，自动跳到下一块SDRAM，从而实现外部内存的乒乓读写。SDRAM写控制从FCI缓冲读取数据送到SDRAM控制器核的数据接口，当一块SDRAM写满时，SDRAM读控制从SDRAM控制器核的数据接口读取数据，经过包处理模块，送到PCI控制器核的数据接口，通过PCI总线发送出去。
如图4所示，SDRAM控制器的控制状态机模块(SDRAM CONTROLERSTATE)完成SDRAM读写操作及刷新命令的状态转换控制，并在恰当的时机向各模块发出控制信号；Addr_cntr模块完成控制器用户接口地址Addr到SDRAM行、列、Bank(库)地址的转化及在BURST读写操作时列地址的累加；Data_buf模块完成输入数据的缓存，以等待状态机向SDRAM发出写命令；Ref_cntr计数器完成SDRAM刷新周期间隔计数，当计数器满时向状态机发出Auto_ref请求信号，状态机若处于IDLE状态则向SDRAM发出刷新命令；other_cntr其实包括rcd_cntr、cslt_cntr、ki_cntr、brst_cntr四个计数器，用于控制SDRAM两个命令之间所必须的延时参数，他们的工作方式基本相同，平常Load信号为1，计数器保持最大值，在命令开始时状态机向特定的计数器撤消Load信号，计数器开始减计数，当计数为0时反馈给状态机end信号，状态机跳入下一状态；Sdramc config信号包括一组对SDRAM控制器进行配置的信号，控制器用户可以将其配置为固定的值或引入到配置寄存器的输出，从而使SDRAM控制器与SDRAM工作在用户所需要的方式下。
SDRAM接口是控制器与SDRAM器件的互连信号，通常在FPGA(或其他芯片)中定位于FPGA管脚上，管脚外部与SDRAM器件的对应信号相连。
如图5所示，地址信号Sd_addr为13位，即最大支持行地址为13位的SDRAM，当所选用SDRAM器件行地址小于13位时，如公司优选器件HITACHI公司的HM5264165，行地址为12位(4096行)，则将高位Sd_addr[12]舍弃不用。
输出三态使能信号Sd_tri是为了方便控制器使用者利用FPGA的I/OBLOCK，使输出信号、输入信号与三态使能端在I/O BLOCK中实现寄存器输出，从而减小从数据寄存器输出到SDRAM器件或SDRAM输出到控制器内部的路径延时(主要是布线延时)，从而获得更高的性能；对于ASIC(专用集成电路)的应用也可以方便地把输入、输出锁存、三态使能实现到I/OBUF(输入/输出缓存)中。
所述PCI接口模块实现了32位的PCI接口设计，并且为VPD板的SDRAM控制管理模块提供了32位的LOCAL BUS接口，该模块使用一片美国AMCC公司的AMCC5933器件实现PCI接口。
所述千兆以太网PMC扣板模块采用美国RAMIX公司的PMC698器件，包含一个1000M以太网控制器、一个RISC处理器和PCI桥，能满足高性能数据传输要求。该扣板设计主要目是使主CPU不需要控制标准协议及对每一个包进行控制。嵌入式TCP/IP使主处理器能脱离TCP/IP开销处理，本板的I/O协处理器完成TCP/IP的管理。本板处理器自带有64MB的SDRAM和1MB的FLASH(闪存)。
所述CPU小系统模块是VPD板的主控单元，可为VPD板提供通用PCI接口、PCI总线仲裁及8位宽的配置总线。同时，CPU小系统能应用在FCI板上，它采用美国MPC8240高性能的通用处理器，该处理器包括一个32bit超标量PowerPC内核单元和外围逻辑设备接口单元。该CPU小系统模块主要构成部分有MPC8240及SDRAM、FLASH(闪存)、BOOTROM(启动程序只读存储器)，调试串口，PCI接口和控制总线接口，CPU小系统控制逻辑。本模块向其他模块提供PCI接口、8bit控制口及其它一些控制信号。
MPC8240 Memory接口主要由MPC8240、SDRAM、BOOTROM、FLASH及控制逻辑构成。CPU小系统中MPC8240的SDRAM接口使用64-bit mode，用美国MICRON公司的SDRAM芯片4片MT48LC8M16A2TG-75(2Meg*16*4banks，12row*9column*4banks)构成64M Byte，SDRAM接在MPC8240 SDRAM接口的BANK 0(即8240的/CS0接4片SDRAM的片选信号)。MPC8240所支持的SDRAM的单片的最大容量为256M bit(4M*16bit*4banks)，所以由4片SDRAM组成的最大容量为128MByte。
MPC8240的ROM/FLASH Interface BANK1接FLASH，采用的是64-bitmode。CPU小系统用2片美国INTEL公司的TE28F320C3TA110(1M*16bit)组成8MByte FLASH，用于存放CPU小系统程序。
MPC8240的BootRom是接在ROM/FLASH Interface BANK0，采用的是8-bit mode。CPU小系统中用美国SST公司的芯片SSTSST39VF040-90-4C-NH(芯片容量为512KByte)做为CPU小系统的BootRom，存放CPU小系统的启动程序。在MPC8240的ROM/FLASHInterface BANK0区中还包含调试串口空间、EPLD(可擦除可编程的逻辑器件)寄存器空间、Config Bus(配置总线)空间。
MPC8240中集成了LOCAL-PCI桥，在设计中将MPC8240设置为系统中的host processor(主处理器)，向其他模块提供32位3.3V的PCI(33M)接口和5路PCI时钟。设计中使用MPC8240的PCI仲裁器，可以对其他模块的5个PCI总线请求进行仲裁。其他模块的PCI设备的中断信号可以通过/X_TRQ[0:3]报往MPC8240。如果需要66M的PCI接口，可以将33M晶振改为66M晶振，并改变PLL(相位锁相环)的设置。
CPU小系统向其他模块提供8bit的配置总线，软件在对配置空间访问时要用字节操作，才能在配置总线上产生单字节访问的时序，从而正确的访问配置总线。
在MPC8240的Memory Interface BANK 0上还接有调试串口芯片，为MPC8240的调试提供两个异步串口。串口芯片采用意法半导体公司的芯片ST16C2552。
CPU小系统中使用美国ALTERA公司的EPLD芯片EPM7128AETC100-10作CPU小系统控制逻辑，主要完成单板的复位控制、中断控制、MPC8240板内配置总线接口(向MPC8240提供软件可访问的寄存器)及一些译码逻辑等。MPC8240可以通过对EPLD寄存器的访问执行对单板部件的控制。
此外，CPU小系统模块还包括由美国AD公司的芯片ADM708实现的复位控制器，用于对单板做有效的复位。ADM708的/MR信号还可接收手动复位按键的控制。ADM706的/G RST脚输出有效电平时可对全板进行复位，包括对MPC8240、FLASH、串口、单板的复位。CPU小系统可以使用MPC8240的配置接口写EPLD的软复位寄存器实现对FLASH、串口、单板的复位。
权利要求1.一种地震勘探数据采集记录系统可视数据处理板，其特征在于该处理板包括紧密型外设部件互连接口模块、同步动态随机存储器控制管理模块、外设部件互连接口模块、千兆以太网外设部件互连中层卡扣板模块和CPU小系统模块，其中所述紧密型外设部件互连接口模块用于输入数据，并为所述同步动态随机存储器控制管理模块提供局部总线接口；所述同步动态随机存储器控制管理模块用于接收由所述紧密型外设部件互连接口模块发送来的数据，并将处理后的数据输出至外设部件互连接口模块；所述外设部件互连接口模块用于实现外设部件互连接口，并为同步动态随机存储器控制管理模块提供了局部总线接口；所述千兆以太网外设部件互连中层卡扣板模块通过外设部件互连接口获取数据，并将数据发送至图形显示记录工作站；所述CPU小系统模块提供通用外设部件互连接口、外设部件互连总线仲裁及配置总线，通过外设部件互连总线和局部总线分别与外设部件互连接口模块、千兆以太网外设部件互连中层卡扣板模块、同步动态随机存储器控制管理模块相连接以控制其它模块正常工作，并通过百兆以太网与主控工作站通信。
2.根据权利要求1所述的地震勘探数据采集记录系统可视数据处理板，其特征在于所述紧密型外设部件互连接口模块包括紧密型外设部件互连接插件和外设部件互连控制器，其中紧密型外设部件互连接插件与紧密型外设部件互连机箱背板连接，外设部件互连控制器提供所述记录可视数据处理板与外部板件间的外设部件互连接口，使得数据可从外部板件传输至该记录可视数据处理板，同时提供给一个用户定义总线的接口。
3.根据权利要求2所述的地震勘探数据采集记录系统可视数据处理板，其特征在于所述外设部件互连控制器采用PLX9656芯片实现。
4.根据权利要求1所述的地震勘探数据采集记录系统可视数据处理板，其特征在于所述同步动态随机存储器控制管理模块包括现场可编程逻辑门阵列和同步动态随机存储器，其中现场可编程逻辑门阵列用于接收及处理由所述紧密型外设部件互连接口模块发送来的数据，并对同步动态随机存储器进行读写控制。
5.根据权利要求4所述的地震勘探数据采集记录系统可视数据处理板，其特征在于所述现场可编程逻辑门阵列采用VIRTEX II芯片实现，该芯片配置有5路先进先出存储器用于缓冲由所述紧密型外设部件互连接口模块发送来的数据，并设有同步动态随机存储器控制核分别控制现场可编程逻辑门阵列外部的同步动态随机存储器，实现乒乓读写控制，并将接收数据转换为满足SEG-D标准磁带记录格式的数据包发送至所述外设部件互连接口模块。
6.根据权利要求1所述的地震勘探数据采集记录系统可视数据处理板，其特征在于所述外设部件互连接口模块由AMCC5933器件实现。
7.根据权利要求1所述的地震勘探数据采集记录系统可视数据处理板，其特征在于所述千兆以太网外设部件互连中层卡扣板模块采用外设部件互连中层卡698器件，该器件包括1000M以太网控制器、RISC处理器和外设部件互连桥。
8.根据权利要求1所述的地震勘探数据采集记录系统可视数据处理板，其特征在于所述CPU小系统模块包括通用处理器MPC8240，在MPC8240的各接口上分别连接有若干同步动态随机存储器，若干闪存，启动程序只读存储器，调试串口芯片，CPU小系统控制逻辑芯片和百兆以太网接口。
9.根据权利要求8所述的地震勘探数据采集记录系统可视数据处理板，其特征在于所述MPC8240的接口上连接着4片同步动态随机存储器芯片MT48LC8M16A2TG-75，所述闪存由芯片TE28F320C3TA110实现，共有2片，所述启动程序只读存储器采用芯片SST39VF040-90-4C-NH实现，所述调试串口芯片为芯片ST16C2552，所述CPU小系统控制逻辑芯片采用芯片EPM7128AETC100-10。
10.根据权利要求9所述的地震勘探数据采集记录系统可视数据处理板，其特征在于所述CPU小系统模块还包括芯片ADM708实现的复位控制器。
专利摘要本实用新型公开一种地震勘探数据采集记录系统可视数据处理板，该处理板包括紧密型PCI接口模块、SDRAM控制管理模块、PCI接口模块、千兆以太网PCI中层卡扣板模块和CPU小系统模块，该紧密型PCI接口模块用于输入数据，并为SDRAM控制管理模块提供局部总线接口；SDRAM控制管理模块用于接收由紧密型PCI接口模块发送来的数据，并将处理后的数据输出至PCI接口模块；PCI接口模块用于实现PCI接口，并为SDRAM控制管理模块提供了局部总线接口；千兆以太网PCI中层卡扣板模块通过PCI接口获取数据，并将数据发送至图形显示记录工作站；CPU小系统模块提供通用PCI接口、PCI总线仲裁及配置总线。本处理板不仅体积小成本低，而且总线带宽高，支持“热拔插”，可靠性好。
文档编号G01V1/00GK2775682SQ200520008720
公开日2006年4月26日 申请日期2005年3月18日 优先权日2005年3月18日
发明者朱耀强, 王砚方, 宋克柱, 杨俊峰, 陆增援, 程敬原, 陈佳 申请人:中国海洋石油总公司, 中海油田服务股份有限公司, 中海石油研究中心, 中国科学技术大学