专利名称：高速数据采集处理实时转发装置的制作方法
技术领域：
本发明涉及高速数据采集处理技术领域，具体是一种高速数据采集处理实 时转发装置。
背景技术：
在航空航天、通信等高技术测试领域中数据的采集处理有着重要的意义， 实测数据是控制决策的基本依据。例如导弹武器系统中的导引头，其性能直 接决定导弹武器系统的战术性能和指标。导引头的参数测试是以数据采集、处 理、转发装置辅助完成的，数据采集、处理、转发装置是决定导引头测试系统 精度的第一环节，其必须具有采集多通道、高速度、高实时性等优点。数据采 集、处理、转发装置采集引导头在导弹飞行过程中的实时参数，并在编帧处理 后经由无线遥测发射机转发给地面设备；就目前范围内，遥测发射机无线信道 的带宽为不大于2Mbps。而现有数据采集、处理、转发装置，往往采样精度不 够，对多种信号不能同步采集且采样率很低，对数模混合参数不能有效的同时 采集，信号采集同步性差，对数据的处理也局限在简单的运算上或者发送到地 面设备由软件完成，无法对原始数据进行实时有效的压缩处理，这样就造成 高速采集的大容量数据无法由无线遥测发送机实时准确的转发，不易灵活使 用，而且现有数据采集、处理、转发装置体积较大，电磁兼容设计不足，防护 性不够，容易受到其他设备的干扰，可靠性自然会受到影响。并且，随着近年 来导引头制导技术的迅速发展，对用于导引头的数据采集、处理、转发装置的采集能力以及对数据处理能力提出了更高的要求。
发明内容
本发明为了解决现有数据采集、处理、转发装置信号采集同步性差、无法
在有限带宽(<2Mbps)的无线信道中实时传输、体积过大、电磁兼容设计不 足、采样率低等问题，提供了一种高速数据采集处理实时转发装置。
本发明是采用如下技术方案实现的高速数据采集处理实时转发装置，包
括由底板、两侧板、前板、后板、顶板组装成的防护壳体，以及置于防护壳体 内的信号采集电路板、主控制电路板、电源电路板，前板包含若干个分别用于 固定上述各电路板的条状板，条状板上设置有与电路板连接的用于实现电路板
与防护壳体外电气器件连接的接插件；后板上固定有用于连接各电路板的总线 背板，各电路板上设有用于与总线背板插接的接插件；两侧板相对板面上开有 正对的用于固定各电路板的安装插槽。本发明采用的是一种抽屉式可拆装结 构，可以根据需要增加必要的信号采集电路板以扩展采集通道数，方便用户根 据需要升级装置功能，但信号采集电路板可增加的数量受原有条状板个数限 制；信号采集电路板、主控制电路板通过与总线背板进行相互通讯，另外，装 置所需电源由电源电路板通过总线背板提供给各电路板。电源电路板上的电源 变换模块负责将导引头提供的电源电压转化为本发明所述转发装置正常工作 所需要的电压，然后经由电源总线接口、 CPCI高速接插件、总线背板给信号 采集电路板、主控制电路板供电。
底板上设置有安装孔，并通过安装孔安装有减震器；可以减小该装置在监 测状态下所承受的振动、冲击等环境应力的作用，提高了装置内部电路工作的 可靠性。所述各电路板上与总线背板插接的接插件采用CPCI高速接插件，即总线
背板与各电路板之间采用CPCI高速接插件进行相互通讯，CPCI高速接插件具
有数据流量大、功能相对单一、可靠性高、密度大、传输速度快等特点，利于 电路板间的相互通讯。
侧板上的安装插槽内灌封有硅胶，硅胶可以缓冲电路板受到的振动和冲
击；如每一条状板仅固定一个电路板，则单个侧板上安装插槽的数量与前板包 含的条状板数量一致。
条状板的上、下端面分别设有条状凸块，条状凸块的长度与条状板等长， 且上端面条状凸块的前表面与下端面条状凸块的后表面处于同一平面；顶板和 底板的前端分别设有与条状板上、下端面的条状凸块配合的条状凸块；条状凸 块的宽度为条状板宽度的一半；这样，固定各电路板的条状板自下而上顺序安 装，两端用螺钉与侧板固定，上层条状板通过其下端面的条状凸块和下层条状 板上端面的条状凸块紧密配合形成约束，使固定电路板的前板呈插卡抽屉式结 构，同时在顶板、底板前端设置对前板形成约束固定的条状凸块，从里到外使 其成为一无缝整体，保证了防护壳体电磁兼容设计的可靠性。
后板上设有凹槽，总线背板放置于凹槽内，总线背板边沿与凹槽槽壁之间 灌封有绝缘脂，且总线背板与凹槽槽底之间设有橡胶减震垫；绝缘脂和橡胶减 震垫可以防止防护壳体振动时各电路板与总线背板之间、总线背板与后板之间 脱节形成短路，并可以缓冲总线背板和电路板受到的振动和冲击。
防护壳体的底板、两侧板、前板、后板、顶板之间统一用螺钉固定；
防护壳体的底板、两侧板、前板、后板、顶板皆采用经过电氧化淬火处理 后的硬铝材制成；不但可以在振动、冲击、碰撞或过载条件下保证内部电路正常可靠的工作，而且也大大减轻了装置的质量。
防护壳体在组装时，先将两侧板、底板、及后板紧密配合，并用螺钉固定， 将信号采集电路板、主控制电路板、电源电路板分别与前板的各条状板固定， 并与条状板上的接插件电气连接，然后将与电源电路板、主控制电路板、信号 采集电路板固定的条状板从下到上顺序安装，将电源电路板、主控制电路板、 信号采集电路板由下至上沿侧板上的安装插槽依次插入防护壳体内，使各电路
板上的CPCI接插件插入总线背板上对应的凹槽，并用螺钉将条状板固定到侧板上。
信号采集电路板上包含至少两路信号采集电路，每路信号采集电路包括隔
离变压器、与隔离变压器输出连接的A/D转换器、以及与A/D转换器连接的 采用可编程门阵列FPGA实现的通道控制器；隔离变压器的输入端与固定该信 号采集电路板的条状板上的接插件连接，通道控制器的I/0端口同电路板上与 总线背板插接的接插件连接，各信号采集电路A/D转换器的时钟信号触发端 T-IN与信号采集电路板上其中一信号采集电路通道控制器的时钟信号输出端 T-0UT连接(即所有信号采集电路A/D转换器的时钟触发信号由同一通道控制 器提供)，且该通道控制器的时钟信号输出端T-0UT与各信号采集电路A/D转 换器的时钟信号触发端T-IN的连线距离等长。
主控制电路板上包含中央控制模块、总线收发接口、 PCM接口调理模块、 光耦隔离组，中央控制模块包括数字信号处理器DSP、可编程门阵列BFPGA 和可编程门阵列JFPGA，可编程门阵列BFPGA和可编程门阵列JFPGA分别 与数字信号处理器DSP输入端和输出端连接，可编程门阵列BFPGA经总线收 发接口同电路板上与总线背板插接的接插件连接，光耦隔离组的输入端和PCM接口调理模块的输出端、以及可编程门阵列BFPGA的数据输出口分别与固定 该主控制电路板的条状板上相应的接插件连接，光耦隔离组的输出端与可编程 门阵列BFPGA连接；PCM接口调理模块的输入端与可编程门阵列JFPGA连 接。
以导弹武器系统中的导引头为例，本发明所述转发装置在使用时，将信号 采集电路板上的信号采集电路经条状板上的接插件与对应导引头的视频信号 输出端连接；将主控制电路板上的PCM接口调理模块的输出端经接插件与遥 测发射机连接，可编程门阵列BFPGA的数据输出口经接插件与防护壳体外存 储器连接，光耦隔离组的输入端经接插件与导引头接口的控制信号输出端连 接；将电源电路板上的电源变换模块经接插件与导引头的电源连接。
各导引头输出的视频信号经过隔离变压器电磁隔离后送到A/D转换器进 行采集，对视频信号进行电磁隔离的目的是为了减少视频信号与装置之间的相 互干扰;各信号采集电路中A/D转换器对视频信号的采集受独立的通道控制器 控制，通过改变通道控制器的内部逻辑，灵活调整信号采集电路的采样率；本 发明以其中一信号采集电路中的通道控制器向本信号采集电路中的两路A/D 转换器发出采集时钟信号及写信号，触发各信号采集电路中A/D转换器同时工 作，这样可以保证每次写入各信号采集电路通道控制器内部缓存的数据为同一 时刻所采集的数据；另外，在电路板布线时，尽量使通道控制器的时钟信号输 出端与各信号采集电路A/D转换器的时钟信号触发端的连线距离等长，在最大 限度上保证了时钟信号到达各信号采集电路A/D转换器的延时相同，从而实现 了信号采集电路间可以高速同步采集导引头视频信号的目的。上述单路信号采 集电路、以及如何通过改变通道控制器(即可编程门阵列FPGA)的内部逻辑来调整信号采集电路A/D转换器的采样率是本领域的普通技术人员所熟知的，
为现有公知技术。
主控制电路板上的中央控制模块是基于可编程门阵列FPGA和数字信号 处理器DSP实现的；主控制电路板同样以CPCI高速接插件与总线背板通讯， 各信号采集电路在主控制电路板统一的时钟、采样dg波门控制管理下，保证 了整个装置的同步采样和状态设置。
导引头控制信号经光耦隔离组隔离后进入可编程门阵列BFPGA，在可编 程门阵列BFPGA内部进行反向、消抖处理，然后输出至数字信号处理器DSP， 同时，经总线收发接口、 CPCI高速接插件、总线背板发送至信号采集电路板， 对各信号采集电路进行控制；在每个控制波门采样结束后，可编程门阵列 BFPGA实时的从总线背板上读取采样数据，数字信号处理器BFPGA根据不同 状态下采样数据量的不同切换卡地址，完成各个信号采集电路板数据的读取， 一方面将数据存入可编程门阵列BFPGA的内部缓存FIFO中，并实时产生中 断信号(INTR)给予数字信号处理器DSP;另一方面，经CPCI高速接插件将 数据发送到存储器。
数字信号处理器DSP主要完成三部分的工作1)从数字信号处理器 BFPGA处接收原始采集数据；2)对原始采集数据进行预处理；3)将预处理 后的数据传送给可编程门阵列JFPGA 。
数字信号处理器DSP读取可编程门阵列BFPGA输出的原始采集数据时， 采用内部EDMA方式进行读取，用中断信号来触发，中断产生的原则是由可 编程门阵列BFPGA根据状态设置延迟时间与采样时间主动读取采集模块的数 据(根据数据量切换采集电路的地址)，读完当前状态的数据后送出中断信号触发EDMA，由于读数时钟较快，可编程门阵列BFPGA中直接用数字信号处 理器DSP读信号驱动可编程门阵列BFPGA的内部缓存计数器。
基于对导引头多种视频信号处理的需求，本发明所述转发装置对视频信号 的采集必须进行高速采样，高速采集会产生巨大的数据量，无法直接在有限带 宽的无线信道中实时发送，数字信号处理器DSP的主要功能就是完成原始釆 集数据的压缩处理，以满足遥测信道不大于2Mbps的传输要求；数字信号处 理器DSP采用的压縮算法可以包括原始数据的非相干积累、相位积累、归一 量化等处理，以10个dg波门的采样数据为一组进行处理，由于数据量比较大， 数字信号处理器DSP可以通过设置程序优先级把运算时间长的开方运算平均 分配到下十个dg波门的等待间隙时间，来解决运算时间过长的问题，保证了 数据压缩的可靠性。
数字信号处理器DSP预处理数据完成后，发出清零信号， 一方面复位可 编程门阵列JFPGA的内部缓存FIFO,另一方面通知可编程门阵列JFPGA新 一轮数据到来，让其准备接收，然后将处理后的数据用EDMA方式发送至可 编程门阵列JFPGA。
可编程门阵列JFPGA对经由数字信号处理器DSP预处理后的数据进行编 帧，每次对新一轮的预处理数据进行编帧时，需要保证前一次预处理数据已经 编帧和存储完毕，防止两次预处理数据混合编帧，编帧完毕后通过PCM接口 调理模块转换成PCM码流，然后经CPCI高速接插件发送给遥测发射机，由 遥测发射机发送给地面测试系统，至此完成了对导引头视频信号数据的高速采 集处理实时转发过程。实现上述功能的主控制电路板上的电路结构(包括.*总 线收发接口、 PCM接口调理模块、光耦隔离组、数字信号处理器DSP、可编程门阵列BFPGA和可编程门阵列JFPGA)对于本技术领域的技术人员能够实 现，且电路变形很多。
与现有技术相比，本发明1、充分考虑了电磁兼容设计方面的要求，在 防护壳体结构上采用抽屉式可拆装结构，实现箱内电路板的插卡式固定，可以 在不改变总体方案的情况下扩展采集通道数(即可以增加采集信号电路板的数 量)，方便装置功能的升级，具有较好的通用性；而且采用可靠的减震技术以 有效保护箱内各电路在恶劣环境下不会相互脱节而影响装置的正常运行；2、 同一信号采集电路板上由同一通道控制器提供所有信号采集电路A/D转换器 的时钟信号和写信号，使得同一信号采集电路板上两路信号采集之间的延时小 于5ns，保证了装置的采样同步性；3、通过主控制电路对高速采集得到的大 容量原始数据压缩处理，处理后的数据编帧并转换成PCM码流发送到无线遥 测发射机，实现了在有限带宽无线信道中的实时发送；4、各电路板间通过高 速总线背板进行相互通讯，总线背板采用具有数据流量大、高速可靠等优点的 CPCI高速接插件，保证了板间数据的高速传输。
本发明具有通用性好、同步性高、采样率高、采集通道可扩展、操作简单、 成本低、体积小、功耗小、利于维护、可多次重复使用等优点，适合于导弹武 器系统中导引头多种视频信号的数据采集、预处理、编帧及实时转发。
图1为本发明的电路原理框图； 图2为信号采集电路板上的电路原理方框图； 图3为主控制电路板上的电路原理方框图； 图4为防护壳体的外部结构示意图；图5为防护壳体展开的结构示意图6为电路板与条状板固定的结构示意图7为防护壳体后板的结构示意图8为总线背板与后板固定的结构示意图9为图8的A-A剖面图IO为底板的结构示意图11为条状板的结构示意图12为侧板的结构示意图中l-底板；2、 3-侧板；4-后板；5-顶板；6-信号采集电路板；7-主控 制电路板；8-电源电路板；9-条状板；10-接插件；ll-总线背板；12-安装插槽; 13-安装孔；14-减震器；15、 16、 17、 18-条状凸块；19-凹槽。
具体实施例方式
高速数据采集处理实时转发装置，包括由底板l、两侧板2、 3、前板、后 板4、顶板5组装成的防护壳体，以及置于防护壳体内的信号采集电路板6、 主控制电路板7、电源电路板8，前板包含若干个分别用于固定上述各电路板 的条状板9，条状板9上设置有与电路板连接的用于实现电路板与防护壳体外 电气器件连接的接插件10;后板4上固定有用于连接各电路板的总线背板11， 各电路板上设有用于与总线背板ll插接的接插件；两侧板2、 3相对板面上开 有正对的用于固定各电路板的安装插槽12。底板1上设置有安装孔13，并通 过安装孔13安装有减震器14;所述各电路板上与总线背板11插接的接插件采 用CPCI高速接插件；侧板2、 3上的安装插槽12内灌封有硅胶；条状板9的 上、下端面分别设有条状凸块15、 16，条状凸块15、 16的长度与条状板9等长，且上端面条状凸块15的前表面与下端面条状凸块16的后表面处于同一平 面；顶板5和底板1的前端分别设有与条状板9上、下端面的条状凸块15、 16 配合的条状凸块17、 18;条状凸块15、 16的宽度为条状板9宽度的一半；后 板4上设有凹槽19，总线背板11放置于凹槽19内，总线背板ll边沿与凹槽 19槽壁之间灌封有绝缘脂，且总线背板11与凹槽19槽底之间设有橡胶减震垫; 防护壳体的底板l、两侧板2、 3、前板、后板4、顶板5之间统一用螺钉固定； 防护壳体的底板K两侧板2、 3、前板、后板4、顶板5皆采用经过电氧化淬 火处理后的硬铝材制成。
信号采集电路板上包含至少两路信号采集电路，每路信号采集电路包括隔 离变压器、与隔离变压器输出连接的A/D转换器、以及与A/D转换器连接的 采用可编程门阵列FPGA实现的通道控制器；隔离变压器的输入端与固定该信 号采集电路板的条状板上的接插件连接，通道控制器的I/0端口同电路板上与 总线背板插接的接插件连接，各信号采集电路A/D转换器的时钟信号触发端 T-IN与信号采集电路板上其中一信号采集电路通道控制器的时钟信号输出端 T-OUT连接(即所有信号采集电路A/D转换器的时钟触发信号由同一通道控制 器提供)，且该通道控制器的时钟信号输出端T-OUT与各信号采集电路A/D转 换器的时钟信号触发端T-IN的连线距离等长。具体实施时，A^D转换器采用 AD公司的AD9235型A/D转换器，AD9235型A/D转换器的工作过程为流水 线形式，其通过时钟信号触发进行采集，采样率可以达到了20MSPS。
主控制电路板上包含中央控制模块、总线收发接口、 PCM接口调理模块、 光耦隔离组，中央控制模块包括数字信号处理器DSP、可编程门阵列BFPGA 和可编程门阵列JFPGA，可编程门阵列BFPGA和可编程门阵列JFPGA分别与数字信号处理器DSP输入端和输出端连接，可编程门阵列BFPGA经总线收 发接口同电路板上与总线背板插接的接插件连接，光耦隔离组的输入端和PCM 接口调理模块的输出端、以及可编程门阵列BFPGA的数据输出口分别与固定 该主控制电路板的条状板上相应的接插件连接，光耦隔离组的输出端与可编程 门阵列BFPGA连接；PCM接口调理模块的输入端与可编程门阵列JFPGA连 接。
权利要求
1、一种高速数据采集处理实时转发装置，高速数据采集处理实时转发装置，包括由底板(1)、两侧板(2、3)、前板、后板(4)、顶板(5)组装成的防护壳体，以及置于防护壳体内的信号采集电路板(6)、主控制电路板(7)、电源电路板(8)，其特征在于前板包含若干个分别用于固定上述各电路板的条状板(9)，条状板(9)上设置有与电路板连接的用于实现电路板与防护壳体外电气器件连接的接插件(10)；后板(4)上固定有用于连接各电路板的总线背板(11)，各电路板上设有用于与总线背板(11)插接的接插件；两侧板(2、3)相对板面上开有正对的用于固定各电路板的安装插槽(12)。
2、 根据权利要求1所述的高速数据采集处理实时转发装置，其特征在于: 信号采集电路板上包含至少两路信号采集电路，每路信号采集电路包括隔离变 压器、与隔离变压器输出连接的A/D转换器、以及与A/D转换器连接的采用 可编程门阵列FPGA实现的通道控制器；隔离变压器的输入端与固定该信号采 集电路板的条状板上的接插件连接，通道控制器的I/0端口同电路板上与总线 背板插接的接插件连接，各信号采集电路iVD转换器的时钟信号触发端T-IN 与信号采集电路板上其中 一信号采集电路通道控制器的时钟信号输出端连接， 且该通道控制器的时钟信号输出端T-0UT与各信号采集电路A/D转换器的时钟 信号触发端T-IN的连线距离等长。
3、 根据权利要求1所述的高速数据釆集处理实时转发装置，其特征在于 主控制电路板上包含中央控制模块、总线收发接口、 PCM接口调理模块、光 耦隔离组，中央控制模块包括数字信号处理器DSP、可编程门阵列BFPGA和 可编程门阵列JFPGA，可编程门阵列BFPGA和可编程门阵列JFPGA分别与 数字信号处理器DSP输入端和输出端连接，可编程门阵列BFPGA经总线收发接口同电路板上与总线背板插接的接插件连接，光耦隔离组的输入端和PCM 接口调理模块的输出端、以及可编程门阵列BFPGA的数据输出口分别与固定 该主控制电路板的条状板上相应的接插件连接，光耦隔离组的输出端与可编禾呈 门阵列BFPGA连接；PCM接口调理模块输入端与可编程门阵列JFPGA连接。
4、 根据权利要求1所述的高速数据采集处理实时转发装置，其特征在于 条状板(9)的上、下端面分别设有条状凸块(15、 16)，条状凸块(15、 16) 的长度与条状板(9)等长，且上端面条状凸块(15)的前表面与下端面条状 凸块(16)的后表面处于同一平面；顶板(5)和底板(1)的前端分别设有与 条状板(9)上、下端面的条状凸块(15、 16)配合的条状凸块(17、 18)。
5、 根据权利要求4所述的高速数据采集处理实时转发装置，其特征在于 条状凸块(15、 16)的宽度为条状板(9)宽度的一半。
6、 根据权利要求1所述的高速数据采集处理实时转发装置，其特征在于 后板(4)上设有凹槽(19)，总线背板(11)放置于凹槽(19)内，总线背板(11)边沿与凹槽(19)槽壁之间灌封有绝缘脂，且总线背板(11)与凹槽(19) 槽底之间设有橡胶减震垫；底板(1)上设置有安装孔(13)，并通过安装孔(13) 安装有减震器(14);侧板(2、 3)上的安装插槽(12)内灌封有硅胶。
7、根据权利要求1所述的高速数据采集处理实时转发装置，其特征在于所 述各电路板上与总线背板(11)插接的接插件采用CPCI高速接插件。
8、根据权利要求1所述的高速数据采集处理实时转发装置，其特征在于 防护壳体的底板(1)、两侧板(2、 3)、前板、后板(4)、顶板(5)之间统一 用螺钉固定；防护壳体的底板(1)、两侧板(2、 3)、前板、后板(4)、顶板(5)皆采用经过电氧化淬火处理后的硬铝材制成。
全文摘要
本发明涉及高速数据采集处理技术领域，具体是一种高速数据采集处理实时转发装置。解决了现有数据采集、处理、转发装置信号采集同步性差、体积过大、电磁兼容设计不足等问题，包括内置有信号采集电路板、主控制电路板、电源电路板的防护壳体，防护壳体的前板含若干个分别用于固定上述各电路板的条状板，条状板上设置有与电路板连接的接插件；后板上固定有总线背板，各电路板上设有与总线背板插接的接插件；两侧板相对板面上开有正对的安装插槽。本发明具有通用性好、同步性高、采样率高、采集通道可扩展、体积小、功耗小、利于维护、可多次重复使用等优点，适合于导弹武器系统中导引头多种视频信号的数据采集、预处理、编帧及实时转发。
文档编号H04N7/24GK101586930SQ20091007452
公开日2009年11月25日 申请日期2009年6月20日 优先权日2009年6月20日
发明者君 于, 任勇峰, 孙英良, 尹志勇, 张文栋, 杨杏敏, 焦新泉, 熊继军, 玲 王, 贾兴中, 顾艳丽 申请人:中北大学