专利名称：：检测通电和断电的电路的制作方法
技术领域：
：各示例实施例涉及在半导体器件中检测通电和断电的方法和电路。
背景技术：
：因为电子系统不断地变得更小，所以有关减少由半导体器件耗散的功率的研究已经增加。例如，半导体器件中的各等待电路块可依赖于操作模式断电，以便降低功耗。在断电状态中，电路块不完全断电，但是关闭包括在该电路块中的电流源以减少漏电流。通电时间和断电时间可包括在半导体存储器器件的测试说明书中。在检测通电或断电的传统方法中，通过测量流过电路的平均电流确定该电路进入断电模式还是退出断电模式。因为没有使用测试器实时测量电路的操作电流，所以使用传统方法不能测量断电进入时间或断电退出时间。因为不得不对通电/断电的测量时间增加余量，所以可通过测试确定的、用于半导体存储器器件的通电/断电的等待时间可能更长。因此，操作速度可能劣化。
发明内容示例实施例提供一种能够实时提供通电时间和断电时间的通电/断电检测电路。示例实施例还提供一种具有通电/断电检测电路的半导体器件和具有该半导体器件的存储器系统。此外，示例实施例提供一种用于实时提供通电时间和断电时间的纟企测通电或断电的方法。根据示例实施例，通电/断电检测电路可包括功率检测电路、选择电路和确定电^各。基于对应于流过多个功能块的电流的多个读出(sense)信号，功率检测电路可产生多个检测信号。基于通电/断电模式选择控制信号和检测信号，选择电路可产生多个选择信号。确定电路响应于通/断控制信号，对选择信号执行逻辑操作以产生通电完成信号和断电完成信号。通电/断电检测电路还可以包括解码器，其解码功率模式信号以产生通电/断电检测模式选择控制信号和通/断控制信号。当所有的选择信号有效时，通电完成信号可以有效。通电完成信号有效以响应最后有效的选择信号。通过从当功率模式信号有效时的时刻到当通电完成信号有效时的时刻的时间段，可以确定通电延迟。当所有的选择信号无效时，断电完成信号有效。通电完成信号可以有效以响应最后无效的选择信号。通过从当功率^f莫式信号有效时的时刻到当断电完成信号有效时的时刻的时间_度，可以确定断电延迟。根据示例实施例，半导体器件可包括内部电路和通电/断电检测电路。内部电路可包括多个功能块，并且可产生多个读出信号。基于功率模式信号和读出信号，通电/断电检测电路可产生通电完成信号和断电完成信号。通电完成信号和断电完成信号可分别指示通电时间和断电时间。根据示例实施例，存储器系统可包括半导体存储器器件和存储器控制器。半导体存储器器件可存储输入数据或输出存储数据，以响应时钟信号、命令信号和地址信号。半导体存储器器件可实时检测流过各电路块的电流以确定通电时间和断电时间。半导体存储器器件可产生通电完成信号和断电完成信号。存储器控制器可向半导体存储器器件提供时钟信号、命令信号、地址信号以及输入数据，以响应对应通电完成信号或断电完成信号。根据示例实施例，一种检测通电或断电的方法可包括基于对应流过多个功能块的电流的多个读出信号产生多个检测信号；基于通电/断电模式选择控制信号和检测信号产生多个选择信号；以及响应于通/断控制信号对选择信号执行逻辑操作，以产生通电完成信号和断电完成信号。从以下结合附图进行的详细描述中，将更清楚地理解各示例实施例。如在此描述的，图l-9表示非限制的示例实施例。图1是图示根据示例实施例的存储器系统的方块图2是图示根据示例实施例的通电/断电检测电路的方块图3是图示包括在图2的通电/断电检测电路中的功率检测器的示例的方块图4是图示包括在图2的通电/断电检测电路中的功率检测器的另一示例的方块图5是图示图3和图4的功率检测器的磁滞特性的图；图6是图示包括在图2的通电/断电检测电路中的选择电路和确定电路的示例的方块图7是图示包括在图2的通电/断电检测电路中的选择电路和确定电路的另一示例的方块图8和图9是图示图2的通电/断电检测电路的操作的时序图。具体实施例方式在此公开了详细的示例实施例。然而，为了描述各示例实施例的目的，在此公开的特定结构和功能的细节，仅仅是表示性的。然而，各示例实施例可包括许多替代的形式，而不应解释为仅限于在此提出的各实施例。因此，尽管各示例实施例能有各种的修改和替代形式，但通过图中的示例的方式示出其各实施例并且将在此详细描述。然而，应当理解的是，意图不在于将示例实施例限于公开的特定形式，相反，示例实施例要覆盖所有落入示例实施例范围之内的修改、等效和替代。贯穿附图的描述，相同的数字指相同的元件。将理解的是，尽管术语第一、第二等在此可用于描述各种元件，但是这些元件不应受这些术语限制。使用这些术语仅仅为了将一个元件与另一个区别。例如，第一元件可以称为第二元件，并且类似地，第二元件可以称为第一元件而不脱离示例实施例的范围。如在此使用的，术语"和/或"包括一个或多个相关联的、列出的项目的任何以及所有结合。将理解的是，当元件被称为"连接"或"耦合"至另一元件时，其可以直接连接或耦合到其他元件、或可以存在中间元件。相反，当元件被称为"直接连接"或"直接耦合"至另一元件时，不存在中间元件。用于描述各元件之间关系的其他字，应当以类似方式解释(例如，"在之间(between)"相对"直接在之间(directlybetween)"、"相邻"相对"直接相邻，，等)。在此使用的术语，仅仅是为描述特定实施例的目的而意图不在于限于示例实施例。如在此使用的，单数形式"一个(a)"、"一个(an)"和"该"意图在于也包括复数形式，除非上下文清楚地另外指示。还将理解的是，当在jMM吏用术"i吾"包4舌(comprise)"、"包4舌(comprising)，，、"包4舌(includes)"和/或"包括(including)"时，指定陈述的特征、整体(integer)、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或增加。还应当注意的是，在一些替代实现中，提到的功能/动作可能出现颠倒图中提到的顺序。例如，依赖于涉及的功能/动作，以连续方式示出的两个图实际上可能实际基本并发地执行或有时可能以相反顺序执行。除非另外定义，在此使用的所有术语(包括技术的和科学的术语)，具有与示例实施例所属领域的普通技术人员的通常理解相同的含义。还将理解的是，各术语(如在通常使用的字典中定义的那些)应该解释为具有与在相关技术的上下文中它们的含义一致的含义，并且将不解释为理想化或过于正式的意义，除非在此清楚地这样表达。图1是图示根据示例实施例的存储器系统1000的方块参考图1,存储器系统1000可包括半导体存储器器件1100和存储器控制器1200。半导体存储器器件1100可存储或输出数据DATA，以响应时钟信号CLK、命令信号CMD和地址ADDR。半导体存储器器件1100可实时检测流过各电路块的电流，以确定通电时间和/或断电时间，并且可产生通电完成信号PU和/或断电完成信号PD。存储器控制器1200可提供时钟信号CLK、命令信号CMD、地址ADDR和数据DATA至半导体存储器器件1100,以响应通电完成信号PU或断电完成信号PD。半导体存储器器件1100可包括内部电路1110和通电/断电检测电路1120。内部电路1110可包括多个功能块1111至llln,并且可产生多个读出信号SS1至SSn。通电/断电检测电路1120可确定通电时间和断电时间，并且可基于功率模式信号和读出信号产生通电完成信号和断电完成信号。图2是图示根据示例实施例的通电/断电检测电路1120的方块图。可在图1的存储器系统1000中使用图2的通电/断电检测电路1120。参考图2，通电/断电检测电路1120可包括功率检测电路1130、选择电路1140、确定电路1150和解码器1160。功率检测电路1130可包括功率检测器1131、1136、1137和1138，并且可基于读出信号SS1、SS2、SS3和SS4产生检测信号VDET1、VDET2、VDET3和VDET4。解码器1160可对功率模式信号PMC解码，以产生控制信号CS1、CS2、CS3和CS4。选择电路1140可基于控制信号CS1、CS2、CS3以及检测信号VDET1、VDET2、VDET3和VDET4，产生选择信号PP1、PP2、PP3和PP4。确定电路1150可响应控制信号CS4对选4奪信号PP1、PP2、PP3和PP4执行逻辑操作，以产生通电完成信号PU和断电完成信号PD。图3是图示包括在图2的通电/断电检测电路中的功率检测器1131a的示例的方块图。参考图3，功率检测器1131a可包括差分放大器1133、第一电阻器R1、第二电阻器R2、电流镜1132、第三电阻器R3和反相器1134。差分放大器1133可具有将第一参考电压VREF施加到其的第一差分输入端、将放大器输入信号VIN施加到其的第二差分输入端、以及输出端。差分放大器1133可放大放大器输入信号VIN和第一参考电压VREF之间的差。第一电阻器R1可耦合在差分放大器1133的第一差分输入端和输出端之间。第二电阻器R2可耦合在第一差分输入端和对其施加第二参考电压VC的端之间。电流镜1132可耦合至第二差分输入端，并且可产生可与输入电流信号IS1成比例的电流信号。第三电阻器R3可耦合在第二差分输入端和接地VSS之间，并且可将第一电流信号转换成放大器输入信号VIN。反相器1134可将差分放大器1133的输出信号反相，以产生检测器输出信号VO。图4是图示包括在图2的通电/断电检测电路1120中的功率检测器1131b的另一示例的方块图。参考图4,功率检测器1131b可包括差分放大器1133、第一电阻器R1、第二电阻器R2、电压到电流转换器1132a、第三电阻器R3和反相器1134。差分放大器1133可具有对其施加第一参考电压VREF的第一差分输入端、对其施加放大器输入信号VIN的第二差分输入端、以及输出端。差分放大器1133可放大放大器输入信号VIN和第一参考电压VREF之间的差。第一电阻器R1可耦合在差分放大器1133的第一差分输入端和输出端之间。第二电阻器R2可耦合在第一差分输入端和对其施加第二参考电压VC的端之间。电压到电流转换器1132a可耦合至第二差分输入端，并且可对输入电压信号VS1执行电压到电流转换，以产生第二电流信号。第三电阻器R3可耦合在第二差分输入端和接地VSS之间，并且可将第一电流信号转换成放大器输入信号VIN。反相器1134可将差分放大器1133的输出信号反相，以产生检测器输出信号VO。图5是图示图3和图4的功率检测器的磁滞特性的图。在下文中，将参考图3、图4和图5,描述具有磁滞特性的功率检测器1131a和1131b的操作。在图3和图4中，输入电流信号IS1和输入电压信号VS1可以是对应图2中图示的读出信号SS1的信号，并且检测器输出信号VO可以是对应检测信号VDET1的信号。在图3和图4中图示的功率检测器1131a和1131b中，当^f企测器输出信号VO从逻辑"低"状态转换至逻辑"高"状态时的放大器输入信号VIN的幅度，可能与当检测器输出信号VO从逻辑"高"状态转换至逻辑"低"状态时的放大器输入信号VIN的幅度不同。也就是说，当检测器输出信号VO上升和下降时，功率;f企测器1131a和1131b可能具有具有不同幅度的参考电压VREF—UP和VREF_DN。参考图3,可通过电流镜1132,将可与输入电流信号IS1成比例的第一电流信号提供至差分放大器1133的第二差分输入端。可以是差分放大器1133的第二差分输入端的电压的第一差分电压，可由下面的表达式1表示。表达式1VREF=VC+(-VO-VC)x(R2/(R1+R2))当放大器输入信号VIN变得比第一参考电压VREF大时，差分放大器1133的输出信号可从逻辑"高"状态转换为逻辑"低"状态，并且检测器输出信号VO可从逻辑"低"状态转换为逻辑"高，，状态。这时，参考电压VREF—UP可由下面的表达式2表示。表达式2VREF—UP=VC+(VDD-VC)x(R2/(R1+R2))当放大器输入信号VIN变得比第一参考电压VREF小时，差分放大器1133的输出信号可从逻辑"低"状态转换为逻辑"高"状态，并且检测器输出信号VO可从逻辑"高，，状态转换为逻辑"低"状态。这时，参考电压VREF—DN可由下面的表达式3表示。表达式3VREF—DN=VC-VCx(R2/(R1+R2))参考图4，通过电压电流转换器1132a,可将输入电压信号VS1转换为第二电流信号，并且可将第二电流信号提供至差分放大器1133的第二差分输入端。通过第三电阻器R3,可将第二电流信号转换为放大器输入信号VIN(例如，电压信号)。图3的功率检测器1131a和图4的功率检测器1131b,可关于图5中图示的磁滞特性相似地操作。如图3和图4中所示，提供至差分放大器1133的一个输入端的放大器输入信号VIN,可以是其中输入电流信号IS1或输入电压信号VS1已经由第三电阻器R3转换为电压信号的信号。图6是图示包括在图2的通电/断电检测电路1120中的选择电路1140和确定电路1150的示例的方块图。参考图6，选择电路1140a可包括第一多路选择器1142、第二多路选择器1144、第三多路选择器1146、第一反相器1141、第二反相器1143和第三反相器1145。选择电路1140a可输出第一检测信号VDET1作为第一选择信号PP1。第一反相器1141可将第二检测信号VDET2反相，第二反相器1143可将第三检测信号VDET3反相，以及第三反相器1145可将第四检测信号VDET4反相。第一多路选择器1142可选择第二检测信号VDET2和第一反相器1141的输出信号之一来产生第二选择信号PP2，以响应第一通电/断电模式选择控制信号CS1。第二多路选择器1144可选择第三检测信号VDET3和第二反相器1143的输出信号之一来产生第三选择信号PP3，以响应第二通电/断电模式选择控制信号CS2。第三多路选择器1146可选择第四检测信号VDET4和第三反相器1145的输出信号之一来产生第四选择信号PP4,以响应第三通电/断电模式选择控制信号CS3。确定电路1150可包括与(AND)门1151、或(OR)门1153和多路选择器1155。与门1151可对选择信号PP1、PP2、PP3和PP4执行逻辑与操作，以产生第一确定信号PUL。或门1153可对选择信号PP1、PP2、PP3和PP4执行逻辑或操作，以产生第二确定信号PDL。多路选择器1155可选择第一确定信号PUL和第二确定信号PDL之一来产生通电完成信号PU和断电完成信号PL，以响应通/断电控制信号CS4。在下文中，将描述图6中图示的选择电路1140a和确定电路1150的操作。选择电路1140a可产生选择信号PP1、PP2、PP3和PP4以响应检测信号VDET1、VDET2、VDET3和VDET4，该;险测信号可以是图2中所示的功率检测电路1130的输出信号。选择电路1140a可输出第一检测信号VDET1作为第一选择信号PP1。第一选择信号PP1可以是与第一检测信号VDET1相同的信号。当第一通电/断电模式选择控制信号CS1为逻辑"1"时，可输出第二检测信号VDET2作为第二选择信号PP2，以及当第一通电/断电模式选择控制信号CSl为逻辑"0"时，可输出第二检测信号VDET2的反相信号作为第二选择信号PP2。当第二通电/断电模式选择控制信号CS2为逻辑'T，时，可输出第三检测信号VDET3作为第三选择信号PP3，以及当第二通电/断电模式选择控制信号CS2为逻辑"0"时，可输出第三检测信号VDET3的反相信号作为第三选择信号PP3。当第三通电/断电模式选择控制信号CS3为逻辑"1"时，可输出第四检测信号VDET4作为第四选择信号PP4，以及当第三通电/断电模式选择控制信号CS3为逻辑"0"时，可输出第四检测信号VDET4的反相信号作为第四选择信号PP4。因此，第一选择信号PP1可具有与第一检测信号VDET1相同的逻辑状态。依赖于控制信号CS1、CS2和CS3的逻辑状态，选择电路1140a可按原样或反相信号输出检测信号VDET1、VDET2、VDET3和VDET4。控制信号CS1、CS2和CS3可以是图2中所示的功率模式信号PMC的解码信号。确定电路1150可接收选择信号PP1、PP2、PP3和PP4，并且可对选择信号PP1、PP2、PP3和PP4执行逻辑冲喿作，以产生通电完成信号PU和断电完成信号PD。当所有的检测信号VDET1、VDET2、VDET3和VDET4具有逻辑"1"状态时，可以是通电确定信号的第一确定信号PUL可具有逻辑"1"状态。当检测信号VDET1、VDET2、VDET3和VDET4中的任何一个具有逻辑"1"状态时，可以是断电确定信号的第二确定信号PDL可具有逻辑'T，状态。当通/断控制信号CS4具有逻辑"1"状态时，确定电路1150可输出第一确定信号PUL作为通电完成信号PU,以及当通/断控制信号CS4具有逻辑"O"状态时，可输出第二确定信号PDL作为断电完成信号PD。图7是图示包括在图2的通电/断电检测电路中的选择电路1140和确定电路1150的另一示例的方块图。参考图7,选择电路1140b可包括第一多路选择器1142、第二多路选择器1144和第三多路选择器1146。选择电路1140b可输出第一检测信号VDET1作为第一选择信号PP1。第一多路选择器1142可具有对其施加第二检测信号VDET2的第一输入端、以及对其施加接地电压的第二输入端。第一多路选择器1142可选择第二检测信号VDET2和接地电压之一来产生第二选择信号PP2,以响应第一通电/断电模式选择控制信号CS1。第二多路选择器1144可具有对其施加第三检测信号VDET3的第一输入端、以及对其施加接地电压的第二输入端。第二多路选择器1144可选择第三检测信号VDET3和接地电压之一来产生第三选择信号PP3,以响应第二通电/断电模式选择控制信号CS2。第三多路选择器1146可选择第四检测信号VDET4和接地电压之一来产生第四选择信号PP4，以响应第三通电/断电才莫式选择控制信号CS2。第三多路选择器1146可具有对其施加第四检测信号VDET4的第一输入端以及对其施加接地电压的第二输入端。第三多路选择器1146可选l奪第四岸企测信号VDET4和接地电压之一来产生第四选才奪信号PP4,以响应第三通电/断电模式选择控制信号CS2。当控制信号CS1、CS2和CS3的每个没被选择时，图7中图示的选择电路1140b可输出接地电压VSS作为每个选择信号PP2、PP3和PP4。也就是说，可能不选择每个检测信号，其可能与图6中图示的选择电路1140a不同。图7中，确定电路1150可具有与图6中图示的确定电路1150相同的电路结构。另外，图7电路的操作可类似于图6电路的操作。因此，省略图7的确定电^各1150的详细描述。图8和图9是图示图2的通电/断电检测电路操作的时序图。图8是图示当内部电路1110由四个功能块构成时、当来自四个功能块的所有读出信号都被选择时的情况的时序图。图9是图示当来自四个功能块的两个读出信号被选择时的情况的时序图。下文中，将参考图1至图9，描述根据示例实施例的半导体存储器器件和包括半导体存储器器件的存储器系统。参考图1,存储器控制器1200可提供时钟信号CLK、命令信号CMD、地址ADDR和数据DATA至半导体存储器器件1100,以响应通电完成信号PU或断电完成信号PD。半导体存储器器件1100可包括通电/断电检测电路1120,该通电/断电检测电路可以基于功率模式信号PMC和从功能块1111至llln输出的读出信号SS1至SSn,确定通电时间和断电时间。读出信号SS1至SSn可以是分别流过功能块1111至llln的电流信号。基于命令信号CMD可产生功率模式信号PMC。参考图2，通电/断电检测电路1120可包括功率检测电路1130、选择电路1140、确定电路1150和解码器1160,并且可基于读出信号SS1、SS2、SS3和SS4产生4企测信号VDET1、VDET2、VDET3和VDET4。此外，通电/断电检测电路1120可响应功率模式信号PMC,对检测信号VDET1、VDET2、VDET3和VDET4执行逻辑操作，以产生通电完成信号PU和断电完成信号PD。解码器1160可对功率模式信号PMC解码以产生控制信号CS1、CS2、CS3和CS4。例如，功率模式信号PMC可以是2位信号，并且每个控制信号CS1、CS2、CS3和CS4可以是1位信号。功率^^莫式可由控制信号CS1、CS2、CS3和CS4确定。在表l中，通过读出流过包括四个功能块的半导体存储器器件的电流，图示设置功率模式的示例。图6图示使用表1中图示的功率才莫式设置的通电/断电检测电路1120。在表l中，SEL表示从功能块输出的读出信号被选择电路1140选择。INV表示从功能块输出的读出信号没有被选择，但是被反相并且通过选4奪电路1140输出。表1<table>tableseeoriginaldocumentpage15</column></row><table>参考表l，功率模式可包括断电模式1、断电模式2、断电模式3和断电模式4。在断电模式1中，只可选择从第一功能块(块1)输出的读出信号SSI,但是不可选择从第二功能块至第四功能块(块2、块3和块4)输出的读出信号SS2、SS3和SS4。在断电模式2中，可选择从第一功能块(块1)输出的读出信号SS1和从第二功能块(块2)输出的读出信号SS2，但是不可选择从第三功能块(块3)输出的读出信号SS3和从第四功能块(块4)输出的读出信号SS4。在断电模式3中，可选择从第一功能块(块l)输出的读出信号SS1、从第二功能块(块2)输出的读出信号SS2和从第三功能块(块3)输出的读出信号SS3，但不可选择从第四功能块(块4)输出的读出信号SS4。在断电模式4中，可以选择并输出来自所有功能块(块1、块2、块3和块4)的读出信号SS1、SS2、SS3和SS4。参考表1,可以假定的是，在通电模式中，可通过读出流过包括在内部电路中的所有功能块的电流，确定通电时间。因而，在通电模式中，类似于断电模式4，通电/断电检测电路1120可选择来自所有功能块(块1、块2、块3和块4)的读出信号SS1、SS2、SS3和SS4，并且输出选择的信号。当通电/断电检测电路1120以断电模式1操作时，所有控制信号CS1、CS2和CS3可具有逻辑"0"状态。当通电/断电检测电路1120以断电才莫式2操作时，控制信号CS1可具有逻辑"1"状态，并且控制信号CS2和CS3可具有逻辑"0"状态。当通电/断电检测电路1120以断电模式3操作时，控制信号CS1和CS2可具有逻辑"1"状态，并且控制信号CS3可具有逻辑"0"状态。当通电/断电检测电路1120以断电模式4或以通电模式操作时，所有的控制信号CS1、CS2和CS3可具有逻辑"1"状态。就是说，当电路以断电模式4或以通电模式操作时，通电/断电检测电路1120可读出流过所有读出块的电流，以确定通电时间。在表2中，通过读出流过包括四个功能块的半导体存储器器件的电流，图示设置功率模式的另一示例。图7图示使用表2中图示的功率模式设置的通电/断电检测电路1120。在表2中，SEL表示从功能块输出的读出信号被选择电路1140选择。VSS表示从功能块输出的读出信号没有被选择，但VSS可替代地由选择电路1140输出。也就是说，当读出信号没有选择时，如表2中所示的设置功率模式的方法，可以不将从功能块中输出的读出信号反相。取而代之，可输出接地电压VSS。表2<table>tableseeoriginaldocumentpage17</column></row><table>图8图示当半导体存储器器件以通电模式和断电模式4操作时、选择信号PP1、PP2、PP3和PP4的波形，该选4奪信号可以是选4奪电路1140的输出。在通电模式中，可以选择并输出从所有功能块输出的读出信号SS1、SS2、SS3和SS4。在通电模式中可使通电完成信号PU有效以响应选择信号PP4，其可在对应各功能块的选4奪信号PP1、PP2、PP3和PP4中最后转换为逻辑"1"。通电延迟对应于从当功率模式信号PMC有效时的时间、到当通电完成信号PU有效时的时间的时间段。参考表1,在断电模式4中，可选择并输出来自包括在内部电路中的所有功能块的读出信号SS1、SS2、SS3和SS4。在断电才莫式4中，可使断电完成信号PD有效以响应选择信号PP3,其可在对应各功能块的选择信号PP1、PP2、PP3和PP4中最后转换为逻辑"0"。在图8的时序图中，当信号具有逻辑"0"状态时，可使断电完成信号PD有效。断电延迟对应于从当功率模式信号PMC无效时的时间、到当断电完成信号PD有效时的时间的时间段。参考图8中所示的时序图以及图6中所示的确定电路1150,当对应各功能块的所有选择信号PP1、PP2、PP3和PP4具有逻辑'T，状态时，通电完成信号PU有效，并且当对应各功能块的所有选择信号PP1、PP2、PP3和PP4具有逻辑"0"状态时，断电完成信号PD有效。图9图示当半导体存储器器件以通电模式和断电模式2操作时、选择信号PP1、PP2、PP3和PP4的波形，该选4奪信号可以是选4奪电路1140的输出。在通电模式中，可以选择并输出从所有功能块输出的读出信号SS1、SS2、SS3和SS4。在通电模式中，可使通电完成信号PU有效以响应选择信号PP4，其可在对应各功能块的选择信号PP1、PP2、PP3和PP4中最后转换为逻辑"1"。通电延迟可由从当功率模式信号PMC有效时的时间、到当通电完成信号PU有效时的时间的时间_歐确定。参考表l,在断电模式2中，可选择从第一功能块(块l)输出的读出信号SS1和从第二功能块(块2)输出的读出信号SS2,但是不可选择从第三功能块(块3)输出的读出信号SS3和从第四功能块(块4)输出的读出信号SS4。在断电模式2中，可反相并输出对应于第三功能块和第四功能块(块3和块4)的选择信号PP3和PP4，但是不可反相和输出对应于第一功能块和第二功能块(块1和块2)的选择信号PP1和PP2。在断电模式2中，可使断电完成信号PD有效以响应选择信号PP1,其可在对应于第一功能块和第二功能块(块1和块2)的选择信号PP1和PP2之间更迟转换为逻辑"0"。在图9的时序图中，当信号具有逻辑"0"状态时可使断电完成信号PD有效。断电延迟可由从当功率模式信号PMC无效时的时间、到断电完成信号PD有效时的时间的时间|殳确定。参考图9中所示的时序图以及图6中所示的确定电路1150，当对应各功能块的所有选择信号PP1、PP2、PP3和PP4具有逻辑"1"状态时，可使通电完成信号PU有效，并且当对应各功能块的所有选4奪信号PP1、PP2、PP3和PP4具有逻辑"0"状态时，可使断电完成信号PD有效。如果使用如表1中所示的设置功率模式的方法，如图9中所示，当在对应功能块4(块4)的选择信号PP4中包括噪声时，断电完成信号PD可能不转换至逻辑"0"或PD可能暂时转换至逻辑"0"然后立即回到逻辑"1"。另外，可能产生错误。可设置功率模式信号PMC以便确定断电时间并产生断电完成信号PD。然而，当在选择信号PP2、PP3和PP4中包括错误时，断电完成信号PD可能保持逻辑'T，状态。因此，如果功率模式信号PMC和断电完成信号PD相互比较，则可确定在断电操作中存在问题。存储器控制器1200可响应通电时间或断电时间操作。因此，存储器控制器1200的通电/断电等待时间可以减少。在传统技术中，因为不能实时确定通电/断电时间，所以可能存在用于在存储器控制器和半导体存储器器件之间传输数据和命令的不必要的等待时间。在上面的示例实施例中，描述了具有通电/断电检测电路的半导体存储器件。如上所述，根据示例实施例的通电/断电检测电路，可实时提供通电时间或断电时间，并且可以以常规模式减少通电等待时间和断电等待时间。此外，通过使对应于未选择的功能块的选择信号反相，根据示例实施例的通电/断电检测电路可检测断电操作中的错误。因为半导体存储器器件可实时提供通电储器器件，可减少通电等待时间和断电等待时间。前述的是说明性的示例实施例并且不要解释为对其限制。尽管已经描述了示例实施例，但本领域技术人员将容易地意识到，在示例实施例中可能存在许多修改，而本质上不偏离示例实施例的新颖性教导和优势。因此，意图在于将所有这样的修改包括在权利要求的范围之内。因此，要理解的是，前述的是说明性的示例实施例，并且不要解释为限制于公开的具体实施例，并且对公开的实施例以及其他实施例的修改，意图在于被包括在权利要求的范围之内。示例实施例由权利要求、要在此包括的权利要求的等效定义。优先权声明本申请要求在35USC§119下，于2006年11月3日向韩国知识产权局(KIPO)提交的韩国专利申请No.2006-108495的优先权，在此通过引用并入其全部内容。权利要求1、一种通电/断电检测电路，包括功率检测电路，配置其以基于对应流过多个功能块的电流的多个读出信号产生多个检测信号；选择电路，配置其以基于通电/断电模式选择控制信号和检测信号产生多个选择信号；以及确定电路，配置其以响应于通/断控制信号，对选择信号执行逻辑操作以产生通电完成信号和断电完成信号。2、如权利要求l所述的通电/断电检测电路，还包括解码器，配置其以对功率模式信号解码，以产生通电/断电模式选择控制信号和通/断控制信号。3、如权利要求2所述的通电/断电检测电路，其中当所有的选择信号有效时，通电完成信号有效。4、如权利要求3所述的通电/断电检测电路，其中通电延迟由从当功率模式信号有效时的时间、到当通电完成信号有效时的时间的时间段确定。5、如权利要求2所述的通电/断电检测电路，其中当所有的选择信号无效时，断电完成信号有效。6、如权利要求5所述的通电/断电检测电路，其中响应于最后无效的选择信号，使断电完成信号有效。7、如权利要求6所述的通电/断电检测电路，其中断电延迟由从当功率模式信号有效时的时间、到当该断电完成信号有效时的时间的时间段确定。8、如权利要求1所述的通电/断电检测电路，其中功率检测电路包括多个功率检测器，每个功率检测器将每个读出信号与参考信号相比较，以产生每个该纟企测信号。9、如权利要求8所述的通电/断电检测电路，其中每个功率检测器具有磁滞特性。10、如权利要求8所述的通电/断电检测电路，其中每个功率检测器包括差分放大器，其具有对其施加第一参考电压的第一差分输入端和对其施加放大器输入信号的第二差分输入端，配置该差分放大器以放大放大器输入信号和第一参考电压之间的差；第一电阻器，其耦合在差分放大器的第一差分输入端和输出端之间；第二电阻器，其耦合在第一差分输入端和对其施加第二参考电压的端之间；电流镜，其耦合到第二差分输入端，配置该电流镜以产生与输入电流信号成比例的第一电流信号；第三电阻器，其耦合在第二差分输入端和接地之间，配置该第三电阻器以将该第一电流信号转换成放大器输入信号；以及反相器，配置其以将差分放大器的输出信号反相。11、如权利要求8所述的通电/断电检测电路，其中每个功率检测器包括差分放大器，其具有对其施加第一参考电压的第一差分输入端和对其施加放大器输入信号的第二差分输入端，配置该差分放大器以放大放大器输入信号和第一参考电压之间的差；第一电阻器，其耦合在差分放大器的第一差分输入端和输出端之间；第二电阻器，其耦合在第一差分输入端和对其施加第二参考电压的端之间；电压电流转换器，其耦合到第二差分输入端，配置该电压电流转换器以对输入电压信号执行电压到电流转换，以产生第二电流信号；第三电阻器，其耦合在第二差分输入端和接地之间，配置该第三电阻器以将第二电流信号转换成放大器输入信号；以及反相器，配置其以将差分放大器的输出信号反相。12、如权利要求1所述的通电/断电检测电路，其中选择电路包括多个多路选择器，每个多路选择器响应于该通电/断电模式选择控制信号，选择第一检测信号和第二检测信号之一来输出选择信号，该第二检测信号对应于该第一检测信号的反相信号。13、如权利要求1所述的通电/断电检测电路，其中选择电路输出第一检测信号作为第一选择信号，以及其中该选择电路包括第一反相器，配置其以将第二检测信号反相；第二反相器，配置其以将第三检测信号反相；第三反相器，配置其以将第四检测信号反相；第一多路选择器，配置其以响应于第一通电/断电模式选择控制信号，选择第二检测信号和第一反相器的输出信号之一来产生第二选择信号；第二多路选择器，配置其以响应于第二通电/断电模式选择控制信号，选择第三检测信号和第二反相器的输出信号之一来产生第三选择信号；以及第三多路选择器，配置其以响应于第三通电/断电模式选择控制信号，选择第四检测信号和第三反相器的输出信号之一来产生第四选择信号。14、如权利要求1所述的通电/断电检测电路，其中选择电路输出第一检测信号作为第一选择信号，以及其中该选择电路包括第一多路选择器，配置其以响应于第一通电/断电模式选择控制信号，选择第二检测信号和接地电压之一来产生第二选择信号；第二多路选择器，配置其以响应于第二通电/断电模式选择控制信号，选择第三检测信号和接地电压之一来产生第三选择信号；以及第三多路选择器，配置其以响应于第三通电/断电模式选择控制信号，选择第四检测信号和接地电压之一来产生第四选择信号。15、如权利要求1所述的通电/断电检测电路，其中确定电路包括与门，配置其以对选择信号执行逻辑与操作，以产生第一确定信号；或门，配置其以对选择信号执行逻辑或操作，以产生第二确定信号；以及多路选择器，配置其以响应于通/断控制信号，选择该第一确定信号和该第二确定信号之一来产生该通电完成信号和该断电完成信号。16、如权利要求15所述的通电/断电检测电路，其中当该通/断控制信号有效时，该多路选择器输出第一确定信号，并且当该通/断控制信号无效时，输出第二确定信号。17、一种半导体器件，包括内部电路，配置其以包括多个功能块，并且配置其以产生多个读出信号；以及通电/断电检测电路，配置其以基于功率模式信号和读出信号产生通电完成信号和断电完成信号，该通电完成信号和该断电完成信号分别指示通电时间和断电时间。18、如权利要求17所述的半导体器件，其中该通电/断电检测电路包括功率检测电路，配置其以基于对应于流过多个功能块的电流的多个读出信号，产生多个检测信号；选择电路，配置其以基于通电/断电模式选择控制信号和检测信号，产生多个选择信号；以及确定电路，配置其以响应于通/断控制信号，对该选择信号执行逻辑操作来产生通电完成信号和断电完成信号。19、如权利要求18所述的半导体器件，其中该通电/断电检测电路还包括解码器，配置其以对功率模式信号解码，以产生通电/断电模式选择控制信号和通/断控制信号。20、如权利要求19所述的半导体器件，其中当所有的选择信号有效时通电完成信号有效。21、如权利要求19所述的半导体器件，其中当所有的选择信号无效时断电完成信号有效。22、一种存储器系统，包括半导体存储器器件，配置其以响应于时钟信号、命令信号和地址，存储输入数据或输出存储的数据，配置其以实时检测流过各电路块的电流，以确定通电时间和断电时间，并且配置其以产生通电完成信号和断电完成信号；以及存储器控制器，配置其以响应于该通电完成信号和该断电完成信号，提供时钟信号、命令信号、地址以及输入数据到该半导体存储器器件。23、如权利要求22所述的存储器系统，其中该半导体存储器器件包括内部电路，包括多个功能块，并且配置其以产生多个读出信号；以及通电/断电检测电路，配置其以基于功率模式信号和该读出信号产生通电完成信号和断电完成信号，该通电完成信号和该断电完成信号分别指示通电时间和断电时间。24、如权利要求23所述的存储器系统，其中该通电/断电检测电路包括功率检测电路，配置其以基于对应流过各功能块的电流的读出信号，产生多个检测信号；选择电路，配置其以基于通电/断电模式选择控制信号和检测信号产生多个选择信号；以及确定电路，配置其以响应于通/断控制信号，对该选择信号执行逻辑操作来产生通电完成信号和断电完成信号。全文摘要一种通电/断电检测电路，可包括功率检测电路、选择电路和确定电路。该功率检测电路可基于对应流过多个功能块的电流的多个读出信号，产生多个检测信号。该选择电路可产生多个选择信号。该确定电路可产生通电完成信号和断电完成信号。一种具有通电/断电检测电路的半导体器件，可实时确定通电时间和断电时间。文档编号G01R31/02GK101191815SQ20071030614公开日2008年6月4日申请日期2007年11月5日优先权日2006年11月3日发明者朴焕旭,金玗燮申请人:三星电子株式会社