专利名称：一种单晶体多能谱的并行幅度分析器的制作方法
技术领域：
本发明涉及一种幅度分析器，尤其涉及一种单晶体多能谱的并行幅度分析器。
背景技术：
脉冲幅度分析器是辐射能谱测量系统的重要组成部分，它根据模_数转换原理，对探测器输出的模拟信号转换成与其峰值成比例的数字信息。在核辐射探测学科中，以该 数字信息为信号道址，记录具有不同峰值信号的个数，实现多模拟信号的分类工作。传统的幅度分析器通常由信号甄别电路、峰值保持器、A/D转换电路，数据缓存及 逻辑控制电路组成。峰值保持器是将传感器输出的脉冲信号的峰值采样并保持，然后产生 一个峰值准备就绪信号。当控制电路得到该信号后启动模数变换器进行A/D转换，将转换 的结果送入地址寄存器。控制电路给出读命令，选通对应地址的存储单元，将该单元的已 有内容读入数据运算寄存器，进行加1运算；然后，把数据运算的结果回存至对应的存储单 元。分析器完成了一个模拟信号的峰值幅度分析，控制电路恢复原状态以待接收下一个脉 冲信号。到测量时间结束时，存储器中已存储了一条以道址为峰值幅度的信息，存储器中的 数据表示同一种峰值的脉冲个数，这样以这些数据中的横坐标为信号道址，纵坐标为道址 对应的计数率，由此可以得到一条核辐射谱线。在传统的幅度分析器中，通常采用一个放大器对辐射信号进行放大，为了获得高 精度的辐射谱线数据，如果采集的是低能谱线数据，则将高能谱线截断，为获得高能谱线则 将低能谱线截断，不能同时获得具有高分辨率的高能或者低能谱线数据。在形成核谱线数 据之后，传统的辐射分析器需等待上位机将数据取出之后，才能进行在进行下一次测量，在 这段等待时间中，幅度分析器停止工作。当需要进行连续多点测量的时候，就需要耗费大量 的等待时间。
发明内容
为解决上述中存在的问题与缺陷，本发明提供了一种单晶体多能谱的并行幅度分 析器。本发明是通过以下技术方案实现的本发明所涉及的一种单晶体多能谱的并行幅度分析器，包括核辐射探测器、峰值 保持器、主控制器、可控高压电源、所述分析器还包括前置放大电路、至少两个可控增益放 大器、模数转换器ADC处理单元及数据传输模块，其中核辐射探测器，用于将核辐射信号发送到前置放大电路中；前置放大电路，对接收到的核辐射信号进行放大，并将放大成形后的信号传送到 可控增益放大器；可控增益放大器，对接收到的核辐射信号进行不同倍数的放大，并将放大的不同 倍数的核辐射信号通过不同的峰值保持器传送到ADC处理单元；模数转换器ADC处理单元，将接收到的不同放大倍数的核辐射信号进行相应的转换，并将转换后的信号通知到数据传输模块；数据传输模块，采用并行数据传输的方式，实现谱线数据的存储与读取谱线数据的连接；所述数据传输模块包括复杂可编程逻辑控制器件CPLD和外部RAM，并通过CPLD读 取模数转换器ADC处理单元处理后的数据，然后将读取的数据存放在外部RAM中；主控制器，控制所述高压电源对核辐射探测器的高压供电、CPLD的复位信号及外 部RAM的段偏移地址。本发明提供的技术方案的有益效果是本发明针对在辐射测量中由于低能部分的幅值变化过小和高能的幅值亏损所带 来的影响，设计了采用了两个不同的放大倍数的放大器对核辐射信号进行放大，可以同时 获得高能和低能两条谱线数据，提高了系统的分辨率。采用了并行传输的方式实现了谱数 据的形成和谱线数据的读取的并行处理，实现了连续测量。
图1是单晶体多能谱的并行幅度分析器系统结构图；图2是数据并行传输模块结构图；图3是外部寄存器RAM控制结构图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方 式作进一步地详细描述本实施例提供了一种单晶体多能谱的并行幅度分析器。参见图1，提供了单晶体多能谱的并行分析器系统，该系统由晶体10、核探测器 20、前置放大器30、可控增益放大器40、模数转换器ADC处理单元、外部存储器RAM80、数据 传输模块、峰值保持器50、可控高压电源91及主控制器90。所述主控制器控制高压电源提 供探测器工作的高压电源，经过前置放大电路对核辐射信号得到放大和成形的核辐射信号 到达两路可编程的增益放大器；所述ADC处理单元包括高位ADC和低位ADC ；所述可控增益 放大器包括有低放大倍数的可控增益放大器40a和高放大倍数的可控增益放大器40b，且 低放大倍数的可控增益放大器40a通过一峰值保持器50与高位ADC60a连接，低放大倍数 的可控增益放大器40b通过另一峰值保持器50与低位ADC60b连接。当峰值准备信号到来 的时候，高位ADC和低位ADC开始对经过不同放大倍数的核信号进行转换。对于高能部分 的信号，截断高能部分，则经过低放大倍数的放大器；对于低能部分的信号，经过高放大倍 数的放大器。所述数据传输模块中包括复杂可编程逻辑控制器CPLD70，当ADC转换完毕后， ADC以中断的方式通知复杂可编程逻辑控制器CPLD70来读取数据，并将数据放入内存中， 且以此数据和主控制的当前段偏移作为地址，读取外部存储器RAM80中的数据，执行加1操 作之后再放入原来的存储单元。所述外部存储器RAM为双口式存储器，当谱线形成后，在外 部存储器RAM中形成高能和低能两条谱线。主控制器控制段偏移地址发生改变，是幅度分 析器转换出来的计数结果放在不同的存储区，而存有谱线数据的区域等待上位机将数据读 走。如图2所示，数据并行传输模块结构，所述复杂可编程逻辑控制器件CPLD包括低位ADC的FIF021a、高位ADC的FIF021b、FIFO控制器22、读写外部RAM控制器23和外部RAM80.主控制器90对CPLD的复位信号以及双口 RAM80段的偏移地址进行管理。当模数 转换器ADC模块电路转换结束后，AD转换模块以中断的方式通知对应的FIFO控制器开始 读取数据。FIFO控制器现将读取的数据写入对应的先进先出存储器FIFO中，高位ADC的数 据放入高位FIF021a中，低位ADC的数据写入低位ADC的FIF021b中，然后FIFO控制器将 数据从FIFO中读出之后，送入读写外部RAM控制器23中，并且告知外部存储器RAM80。在 收到FIFO控制器送来的数据之后，外部RAM控制器以主控制器90控制的段偏移和FIFO控 制器22送来的数据作为地址读写外部RAM控制器中的数据，读写外部RAM控制器读取数据 之后，将数据加1并再次存入该存储单元。在读取高位ADC的FIFO控制器送来的数据时，需要对高能和低能的不同存储区进 行区分，一般在存储高能谱线数据的时候，读写外部RAM控制器控制地址最高位为1，即当 前数据被存储在相对应的0X000-0XFFFF，对于低能谱线数据，读写外部RAM控制器控制地 址最高位为0，即存储当前段地址下的0X0000-0X7FFF。如图3所示，外部存储器RAM控制结构，使用双口 RAM做为外部存储单元，在使用 的时候，现将外部存储器RAM80分为多个段，每个段是1024个存储单元，段偏移地址由主控 制器90进行控制。当前谱线数据存储地址由CPLD和主控制器管理的段偏移地址所决定。 主控制器管理段偏移地址，占据地址总线的9-11位，复杂可编程逻辑控制器件CPLD70管理 的是相对段偏移的地址占据地址总线的0-8位。上位机在读取数据的时候，控制读取的谱 线数据的存储区和下位机存储谱线的存储区不交叉，实现了零时间等待的测量。以上所述，仅为本发明较佳的具体实施方式
，但本发明的保护范围并不局限于此， 任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换， 都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围 为准。
权利要求
一种单晶体多能谱的并行幅度分析器，包括核辐射探测器、峰值保持器、主控制器、可控高压电源，其特征在于，所述分析器还包括前置放大电路、至少两个可控增益放大器、模数转换器ADC处理单元及数据传输模块，其中核辐射探测器，用于将核辐射信号发送到前置放大电路中；前置放大电路，对接收到的核辐射信号进行放大，并将放大成形后的信号传送到可控增益放大器；可控增益放大器，对接收到的核辐射信号进行不同倍数的放大，并将放大的不同倍数的核辐射信号通过不同的峰值保持器传送到ADC处理单元；模数转换器ADC处理单元，将接收到的不同放大倍数的核辐射信号进行相应的转换，并将转换后的信号通知到数据传输模块；数据传输模块，采用并行数据传输的方式，实现谱线数据的存储与读取谱线数据的连接；所述数据传输模块包括复杂可编程逻辑控制器件CPLD和外部RAM，并通过CPLD读取模数转换器ADC处理单元处理后的数据，然后将读取的数据存放在外部RAM中；主控制器，控制所述高压电源对核辐射探测器的高压供电、CPLD的复位信号及外部RAM的段偏移地址。
2.根据权利要求1所述的单晶体多能谱的并行幅度分析器，其特征在于，可控增益放 大器包括有两个，其中一个为低放大倍数的可控增益放大器，另一个为高放大倍数的可控 增益放大器。
3.根据权利要求1所述的单晶体多能谱的并行幅度分析器，其特征在于，所述峰值保 持器至少包括两个。
4.根据权利要求1所述的单晶体多能谱的并行幅度分析器，其特征在于，所述模数转 换器ADC包括高位模数转换器ADC与低位模数转换器ADC。
5.根据权利要求1、2、3或4所述的单晶体多能谱的并行幅度分析器，其特征在于，所述 高位模数转换器ADC通过一峰值保持器与低放大倍数的可控增益放大器连接，所述低位模 数转换器ADC通过另一峰值保持器与高放大倍数的可控增益放大器连接，使高能部分的核 辐射信号和低能部分的核辐射信号形成两条核辐射谱线。
6.根据权利要求1所述的单晶体多能谱的并行幅度分析器，其特征在于，所述复杂可 编程逻辑控制器件CPLD包括低位模数转换器ADC的FIFO、高位模数转换器ADC的FIFO、两 个先进先出FIFO控制器及读写外部RAM控制器，所述低位模数转换器ADC与高位模数转换 器ADC的FIFO分别通过先进先出FIFO控制器连接一读写外部RAM控制器；所述高低位模 数转换器对应的FIFO控制器通过接收模数转换器以中断的方式发出的通知后进行读取数 据，并将读取的数据写入对应的FIFO中，然后由先进先出FIFO控制器从FIFO中读取数据， 且将读取的数据传送到读写外部RAM控制器中。
7.根据权利要求1或6所述的单晶体多能谱的并行幅度分析器，其特征在于，所述读写 外部RAM控制器将接收到的数据发送到所述外部RAM中，外部RAM以主控制器控制的段偏 移和接收到的数据作为地址读写RAM中的数据。
8.根据权利要求7所述的单晶体多能谱的并行幅度分析器，其特征在于，所述外部RAM 读取数据后将数据加1并存入该存储单元中。
9.根据权利要求1所述的单晶体多能谱的并行幅度分析器，其特征在于，所述外部RAM采用双口 RAM作为外部存储单元.
全文摘要
本发明公开了一种单晶体多能谱的并行幅度分析器，该分析器包括核辐射探测器，用于将核辐射信号发送到前置放大电路中；前置放大电路，将放大成形后的信号传送到可控增益放大器；可控增益放大器，对核辐射信号进行不同倍数的放大；模数转换器ADC处理单元，将不同放大倍数的信号进行相应的转换；数据传输模块，采用并行数据传输的方式，实现谱线数据的存储与读取谱线数据的连接；主控制器，控制所述高压电源对核辐射探测器的高压供电、CPLD的复位信号及外部RAM的段偏移地址。本发明采用了两个不同放大倍数的放大器对核辐射信号进行放大，不仅可以同时获得高能和低能两条谱线数据，而且还提高了系统的分辨率。
文档编号G01T1/36GK101806916SQ201010145730
公开日2010年8月18日 申请日期2010年4月14日 优先权日2010年4月14日
发明者张庆贤, 曾国强, 熊盛青, 程锋, 葛良全, 赖万昌 申请人:成都理工大学