半导体集成电路装置的检查装置和检查方法

专利名称：半导体集成电路装置的检查装置和检查方法
技术领域：
本发明涉及一种检查装置和检查方法，用于半导体集成电路装置的检查和试验， 该半导体集成电路装置内置有数字-模拟(以下称为“DA”)变换器，用于将所输入的数 字信号变换为模拟信号后进行输出，并具有输出端子，用于输出来自该DA变换器的模拟电 压。
背景技术：
关于从多个模拟电压输出端子输出模拟电压的半导体集成电路装置的检查装置， 随着该半导体集成电路装置中的输出电压的级数和输出端子的个数的增加，其高成本化不 断加剧。就该检查装置而言，必须采取措施以降低成本并提高检查精度，要求研究人员开发 出成本低并且精度高的检查装置。参照图8说明上述半导体集成电路装置的结构及其动作。具体地说，图8中示出了从多个(这里是n个)输出端子104分别输出模拟电压 的半导体集成电路装置IC1的概略结构及其动作。在半导体集成电路装置IC1中，表示来自装置外部的指令的数字信号输入到输入 端子101之后被依次分配到n个分配电路102，然后被供给到分别与各个分配电路102相连 接的n个DA变换器103进行DA变换，通过该DA变换所生成的各模拟电压分别从分别设置 在各DA变换器103的输出端的n个输出端子104输出。此外，这些各模拟电压具有由装置 外部指示的期望电压值。图9中示出了分别从半导体集成电路装置IC1的n个输出端子104—起输出的模 拟电压的检查装置和检查方法的一个实例。n个输出端子104各自输出的模拟电压通过分别连接到各个输出端子104的n个 模拟-数字(以下称为“AD”)变换器201分别被变换为附图标记202所示的数字信号，这 些各数字信号202以数字式数值的形式分别保存到与各个AD变换器201分别连接的n个 存储装置203中。其后，在获取了规定的全部数字式数值的时刻，运算器204立即基于各存 储装置203中保存的各数字式数值实施与来自半导体集成电路装置IC1的各模拟电压的评 价和判定相关的各种处理(即半导体集成电路装置IC1的检查)。图9所示的检查装置和检查方法需要采用与输出端子104同等数量的AD变换器 201，因此需要许多昂贵的AD变换器201，这就导致检查成本升高的问题。特别地，就图9所 示的检查装置和检查方法而言，随着输出端子104个数的增加和模拟电压分辨率的提高， 会发生检查装置中用于处理数字信号的电路(以下称为“数字电路”)趋于大型化(物理上 的大型化及其所需要的存储容量的增大)的问题以及由该大型化所引起的高成本化程度 大的问题。图10中示出了用于减少图9所示的检查装置和检查方法中使用的AD变换器的个 数的一个技术实例。在图10所示的检查装置和检查方法中，利用扫描仪(切换器)300对n个输出端子104所输出的各个模拟电压进行适当的切换，从而利用1个AD变换器301实施与模拟电 压的AD变换和测定相关的处理。图10所示的检查装置和检查方法与图9所示的检查装置和检查方法相比，能够极 大地减少昂贵的AD变换器等的个数，因而在成本方面具有优势，另一方面，与模拟电压测 定相关的处理工时会与输出端子的个数成比例地增加(是输出端子的数倍)，因此，特别是 在输出端子104个数很多的情况下，在检查速度方面存在不足之处。亦即，在图10所示的检查装置和检查方法中会增加利用AD变换器301测定各模 拟电压的工序，因此会发生难以在与检查成本相称的时间内完成检查的问题。专利文献1中公开的半导体测试装置是一种通过采用比较便宜的电子器件实现 低成本化、并且能够实现高速检查的半导体集成电路装置的检查装置。如图11所示，在专利文献1所公开的半导体测试装置中省略了图9所示的检查装 置中的各AD变换器201。另一方面，该半导体测试装置采用的结构是，利用与各输出端子 104分别连接的n个减法器401分别求取从各输出端子104输出的模拟电压与表示从DA 变换器402输出的判定值的模拟电压的电位差，相应于所求取的各电位差实施判定，检查 各输出端子104输出的模拟电压是否良好。各减法器401的减法运算结果通过与各减法器 401分别连接的n个比较器403与减法运算结果判定用电压发生器404输出的电压分别进 行比较。在该半导体测试装置中，基于该比较结果，由运算器405检查从所有输出端子104 输出的各模拟电压是否在容许范围(合格品范围)内。专利文献1 特开2001-13218号公报(2001年1月19日公开)但是，在图11所示的专利文献1所公开的半导体测试装置中，运算器405的结构 复杂而且趋于大型化。具体地说，运算器405必须进一步具备对作为测定对象的各模拟电 压进行差分比较的功能和对各模拟电压中的最小和最大模拟电压进行排序的功能。运算器 405的结构因此而变得既复杂又庞大。作为运算器405，使用的是数字比较器，这是一种比较昂贵的处理数字信号的部 件，因此，作为运算器405而使用的数字比较器的结构复杂化和大型化会引发大幅度的成 本增加等问题。特别地，在图11所示的专利文献1中公开的半导体测试装置中，随着输出 端子104个数的增加和模拟电压分辨率的提高，会发生检查装置中的数字电路趋于大型化 以及由该大型化所引起的高成本化程度大的问题。另外，图9和图10所示的检查装置和检查方法、以及图11所示的专利文献1所公 开的半导体测试装置都是以所有的输出端子104所输出的各模拟电压作为测定对象的。以 所有的输出端子104所输出的各模拟电压作为测定对象的这些技术所存在的问题是，在实 现为了提高检查速度而同时对多个半导体集成电路装置进行检查的检查技术(半导体集 成电路装置的多个同时测定)时，输出端子104的个数越多，实现越困难。具体地，随着输 出端子104个数的增加，对于图9所示的检查装置和检查方法以及图11所示的专利文献1 中公开的半导体测试装置来说，检查装置中的数字电路的大型化和检查的高成本化导致该 检查技术难以实现，对于图10所示的检查装置和检查方法来说，难以在与检查成本相称的 时间内完成检查(即检查速度低)的问题导致该检查技术难以实现。

发明内容
本发明是借鉴了上述问题而实施的，其目的是提供一种可以进行低成本并且高速 化的检查、从而适合于实现同时检查多个半导体集成电路装置的检查技术的半导体集成电 路装置的检查装置和检查方法。为了解决上述问题，本发明的半导体集成电路装置的检查方法的特征在于，从设 置在半导体集成电路装置中的n个输出端子分别输出的n种模拟电压之中选择大于等于1 种且小于n种的该模拟电压，仅对所选择的该模拟电压进行检查，由此，实施该半导体集成 电路装置的检查。在本说明书中，“n”表示大于等于2的自然数。为了解决上述问题，本发明的半导体集成电路装置的检查装置的特征在于，具备 选择电路，用于从设置在半导体集成电路装置中的n个输出端子分别输出的n种模拟电压 之中选择输出大于等于1种且小于n种的该模拟电压。根据上述结构，从n种模拟电压之中选择大于等于1种且小于n种的该模拟电压， 仅对所选择的模拟电压进行检查，由此，实施半导体集成电路装置的检查，这样就能够抑制 半导体集成电路装置的输出端子个数的增加引起作为检查对象(测定对象)的模拟电压的 种类数量的增加。因此，即使半导体集成电路装置的输出端子的个数增加了，也能够抑制用 于处理将作为检查对象的模拟电压进行AD变换后得到的数字式数值的后级的数字电路出 现物理体积增大和所需存储容量增大的问题。另外，根据上述结构，可以采用仅处理模拟电压的比较便宜的电路实施模拟电压 的选择。因此，本发明可以实现检查的低成本化。进而，根据上述结构，在对半导体集成电路装置进行检查时，能够减少模拟电压的 测定对象的数量。因此，本发明可以实现检查的高速化。由上可知，本发明的半导体集成电路装置的检查装置和检查方法可以实现检查的 低成本化和高速化，因此，能够克服上述导致对多个半导体集成电路装置同时进行检查的 检查技术难以实现的各种问题，适宜于实现该检查技术。发明效果如上所述，本发明的半导体集成电路装置的检查方法从设置在半导体集成电路装 置中的n个输出端子分别输出的n种模拟电压之中选择大于等于1种且小于n种的该模拟 电压，仅对所选择的该模拟电压进行检查，由此，实施该半导体集成电路装置的检查。另外，本发明的半导体集成电路装置的检查装置具有选择电路，用于从设置在半 导体集成电路装置中的n个输出端子分别输出的n种模拟电压之中选择输出大于等于1种 且小于n种的该模拟电压。因而，本发明的半导体集成电路装置的检查装置和检查方法可以实现检查的低成 本化和高速化，因此，能够获得适宜于实现对多个半导体集成电路装置同时进行检查的检 查技术的效果。


图1是表示本发明的一个实施方式的半导体集成电路装置的检查装置的概略的 框图。图2是表示本发明的模拟电压比较选择电路的具体电路结构的图。
图3是表示本发明的另一个实施方式的半导体集成电路装置的检查装置的概略 的框图。图4是表示在对半导体集成电路装置输出的所有模拟电压直接进行检查的情况 下半导体集成电路装置及其检查装置的概略结构的框图。图5(a)是表示图4所示的上述半导体集成电路装置的多个端子分别输出的全部 模拟电压的模拟电压值与输出端的端子编号的对应关系的一个实例的图表；图5(b) (d) 是表示通过对具有图5(a)的图表所示的关系的各模拟电压全部进行检查，由此实施半导 体集成电路装置的检查的流程的图表。图6是表示在仅对从半导体集成电路装置输出的各模拟电压之中电压值最大的 模拟电压和电压值最小的模拟电压的至少一个进行检查的情况下半导体集成电路装置及 其检查装置的概略结构的框图。图7(a)是表示图6所示的上述半导体集成电路装置的多个端子分别输出的全部 模拟电压的模拟电压值与输出端的端子编号的对应关系的一个实例的图表；图7(b) (e) 是表示通过仅对具有图7(a)的图表所示的关系的各模拟电压之中由选择电路选择的模拟 电压进行检查，由此实施半导体集成电路装置的检查的流程的图表。图8是表示从多个输出端子分别输出模拟电压的半导体集成电路装置的概略结 构的框图。图9是表示对图8所示的上述半导体集成电路装置的多个输出端子分别一起输出 的模拟电压的进行检查的检查装置和检查方法的一个实例的概略框图。图10是表示用于减少图9所示的检查装置和检查方法中使用的AD变换器的个数 的一个技术实例的概略框图。图11是表示专利文献1中公开的半导体测试装置的概略结构的框图。图12是表示在仅对从半导体集成电路装置输出的各模拟电压之中电压值最大的 模拟电压和电压值最小的模拟电压的至少一个进行检查的情况下另一个半导体集成电路 装置及其检查装置的概略结构的框图。图13是表示图3所示的上述检查装置中的比较结果处理电路的具体结构的框图。图14是表示图3和图13所示的上述检查装置中的处理流程的流程图。
具体实施例方式图1是表示本发明一个实施方式的半导体集成电路装置的检查装置的概略的框图。首先，半导体集成电路装置IC2具有与半导体集成电路装置IC1(参照图8)相同 的结构，包含输入端子504、n个分配电路505、n个DA变换器506和n个输出端子503。 如上所述，在本说明书中，“n”表示大于等于2的自然数。输入端子504连接到第1级stl的分配电路505。设“m”表示大于等于1且小于n的任意一个自然数，则第m级stm的分配电路505 就连接到第m级stm的DA变换器506的输入端。第m级stm的DA变换器506的输出端连接 到第m级stm的输出端子503。另外，第m级stm的分配电路505连接到第m+1级st (m+1) 的分配电路505。第n级stn的分配电路505连接到第n级stn的DA变换器506的输入端。第n
6级stn的DA变换器506的输出端连接到第n级stn的输出端子503。表示来自半导体集成电路装置IC2外部的指令的数字信号从输入端子504输入到 半导体集成电路装置IC2内部。该数字信号从输入端子504首先供给到第1级stl的分配 电路505。此外，设该数字信号供给到第1级stl的分配电路505的时刻为时刻tl。其后， 该数字信号从第m级stm的分配电路505依次供给到第m+1级st (m+1)的分配电路505。 此外，设该数字信号供给到第m级stm的分配电路505的时刻为时刻tm，m是大于等于1且 小于n的自然数，m越大，表示时刻tm越靠后。在比时刻tm更靠后的时刻tn，该数字信号 被从第n-1级st (n-1)的分配电路505供给到第n级stn的分配电路505。在时刻tn，表示来自半导体集成电路装置IC2外部的指令的上述数字信号被供给 到第n级stn的分配电路505之后，在时刻t (n+1)，从各分配电路505将该数字信号一起 输出。从各分配电路505输出的该数字信号分别被供给到与这些分配电路505分别连接的 DA变换器506。各DA变换器506执行DA变换，将所输入的表示来自半导体集成电路装置IC2外 部的指令的上述数字信号变换为模拟电压。通过该DA变换生成的各模拟电压在比时刻 t(n+l)更靠后的时刻t(n+2)从分别设置在各DA变换器506的输出端的各输出端子503输
出o作为检查对象的半导体集成电路装置IC2的具体实例，可以举例如液晶显示装置 的驱动装置、多个DA变换器(对应于各DA变换器506)、在1个装置或电路模块中具备多个 电压输出放大器的其他半导体集成电路装置，只要是可以从所设置的n个输出端子分别输 出n种模拟电压的半导体集成电路装置即可，并没有特别的限定。以往，如图9和图11所示，使用规模与输出端子104的个数大致成比例的电压计 (参照图9所示的AD变换器201)或测定电压值的运算器(参照图11所示的运算器405)， 对从各输出端子104分别输出的所有模拟电压进行检查(好坏判定等)，由此，能够实现半 导体集成电路装置的检查(好坏判定等)。或者，如图10所示，为了抑制电压计或测定电压 值的运算器的规模增大，使用扫描仪(切换器)300对所有的该模拟电压进行适当地切换并 进行检查，由此，进行低速的半导体集成电路装置检查。而本发明则是从上述全部模拟电压之中仅选择具有峰值(最大值或最小值)的模 拟电压，仅对所选择的该模拟电压进行检查，由此，实现半导体集成电路装置的检查。该选 择是在模拟电压从半导体集成电路装置的n个输出端子的每一个一起输出开始，直到这些 各模拟电压输入到AD变换器为止的期间内实施的。由此，利用本发明的检查装置和检查方 法，可以减少AD变换器的个数。另外，由此，利用本发明的检查装置和检查方法，只要检查 少数几个模拟电压即可，所以，可以高速地对半导体集成电路装置进行检查。图1所示的检查装置包含n-1个模拟电压比较选择电路501 (为方便起见，图中仅 示出了与8个输出端子503相对应的7个模拟电压比较选择电路501)，即本发明中的选择 电路。模拟电压比较选择电路501分别具有2个输入端6061和6062以及1个输出端 605。各输出端子503和各模拟电压比较选择电路501的输出端605分别连接到不同的 各模拟电压比较选择电路501的任意一个输入端6061或6062。各模拟电压比较选择电路501中设置的输入端6061和6062上必定分别连接了各不相同的各输出端子503和各模拟电压比较选择电路501的输出端605之中的任意一个，但是，不连接设置在同一模拟电压比 较选择电路501上的输出端605。当按照上述要点连接各输出端子503和各模拟电压比较选择电路501时，某一个 模拟电压比较选择电路501的输出端605不能与另一个模拟电压比较选择电路501相连 接。在这种不能连接的某一个模拟电压比较选择电路501的输出端605设置有峰值电压输 出端子502。n-1个模拟电压比较选择电路501的每一个是如下电路对分别输入到输入端 6061和输入端6062的各模拟电压进行比较，仅将电压值大的模拟电压或电压值小的模拟 电压从输出端605输出。但是，在各个模拟电压比较选择电路501中，关于输出电压值大 的模拟电压还是输出电压值小的模拟电压，在所有的模拟电压比较选择电路501中是统一 的。即，这种电路可以解释为，n-1个模拟电压比较选择电路501以淘汰制方式从η个输出 端子503各自输出的η种模拟电压中选择电压值最大的模拟电压或电压值最小的模拟电 压，仅将所选择的该模拟电压供给到峰值电压输出端子502。图2是表示模拟电压比较选择电路501的具体电路结构的图。 图2所示的模拟电压比较选择电路501包含比较器601、比较选择电路602、极性 互不相同的2个开关6031和6032、选择信号输入端子604、输出端605、及输入端6061和 6062。比较选择电路602包含比较器6021和异或逻辑电路6022。开关6031和6032分 别包含η沟道型MOS (Metal Oxide Semiconductor 金属氧化物半导体)晶体管609和ρ 沟道型MOS晶体管610(以下分别称为“晶体管609”、“晶体管610”)。输入端6061连接到比较器601的一个输入端和开关6031的晶体管609和610的 各源极端子。输入端6062连接到比较器601的另一个输入端和开关6032的晶体管609和 610的各源极端子。比较器601的输出端连接到比较选择电路602的比较器6021的一个输 入端。比较器6021的另一个输入端连接到作为判定基准电压输入用电阻的电阻器607和 608彼此串联连接的节点。比较器6021的输出端连接到比较选择电路602的异或逻辑电 路6022的一个输入端。异或逻辑电路6022的另一个输入端连接到选择信号输入端子604。 异或逻辑电路6022的输出端连接到开关6031和6032的各个晶体管609和610的各栅极 端子。开关6031和6032的各个晶体管609和610的各漏极端子彼此连接，从该连接的节 点引出输出端605。输入端6061中所输入的模拟信号输入到比较器601的一个输入端，输入端6062 中所输入的模拟信号输入到比较器601的另一个输入端。比较器601比较所输入的这些各 模拟信号的强弱，将表示该比较结果的信号输出到比较选择电路602的比较器6021。比较器601输出的表示上述比较结果的信号的形态可以举例如由高电平和低电 平构成的逻辑信号。具体而言，作为该逻辑信号的一个实例，在输入到输入端6061中的模 拟信号比输入到输入端6062中的模拟信号强的情况下，从比较器601输出高电平的信号， 反之则输出低电平的信号即可。表示比较器601的比较结果的信号输入到比较器6021的一个输入端，比较器6021 的另一个输入端中则输入规定的判定基准电压。比较器6021比较所输入的这些各信号的 强弱，将表示该比较结果的信号输出到比较选择电路602的异或逻辑电路6022。
与比较器601相同，比较器6021输出的表示上述比较结果的信号的形态可以举例 如逻辑信号。具体而言，作为该逻辑信号的一个实例，在表示比较器601的比较结果的信号 比判定基准电压强的情况下，从比较器6021输出高电平的信号，反之则输出低电平的信号 即可。表示比较器6021的比较结果的信号输入到异或逻辑电路6022的一个输入端，异 或逻辑电路6022的另一个输入端中则输入来自选择信号输入端子604的大小选择信号。 异或逻辑电路6022将表示所输入的这些各信号的逻辑异或结果的信号供给到开关6031和 6032的各个晶体管609和610的各栅极端子。晶体管609和610相应于表示逻辑异或结果 的上述信号，切换导通和非导通。 这里，开关6031和6032极性互不相同，因此，如果输入的是来自相同的异或逻辑 电路6022的信号，则一个导通、另一个非导通。具体地说，在应该从输出端605输出来自输 入端6061的模拟信号的情况下，异或逻辑电路6022所输出的信号成为使开关6031导通而 使开关6032非导通的信号。另外，在应该从输出端605输出来自输入端6062的模拟信号 的情况下，异或逻辑电路6022所输出的信号成为使开关6032导通而使开关6031非导通的 信号。异或逻辑电路6022被预先设定为，根据来自选择信号输入端子604的大小选择信 号，控制开关6031和6032的导通和非导通，使输入到输入端6061和6062中的各模拟电压 之中电压值大的模拟电压从输出端605输出，或者，控制开关6031和6032的导通和非导 通，使电压值小的模拟电压从输出端605输出。如果从另一个输入端输入了比较选择电路 602的电源电压Vcc(高电平信号)作为大小选择信号，则异或逻辑电路6022以使电压值大 的模拟电压从输出端605输出的方式控制开关6031和6032的导通和非导通。反之，如果 另一个输入端接地、大小选择信号是接地电位(低电平信号)，则异或逻辑电路6022以使 电压值小的模拟电压从输出端605输出的方式控制开关6031和6032的导通和非导通。此 夕卜，比较选择电路602基于由大小选择信号进行的上述设定，相应于表示来自比较器601的 上述比较结果的信号，以仅使开关6031和6032的任意一个导通的方式动作。由此，模拟电压比较选择电路501能够只将分别输入到输入端6061和6062的模 拟电压之中电压值大的模拟电压和电压值小的模拟电压的任意一个从输出端605输出。此 外，使用n-1个模拟电压比较选择电路501，按照上述淘汰制方式从η种模拟电压之中选择 电压值最大的模拟电压或电压值最小的模拟电压，仅将所选择的该模拟电压供给到峰值电 压输出端子502，由此，n-1个模拟电压比较选择电路501能够作为本发明的选择电路而发 挥作用。在从η个输出端子503输出η种模拟电压的同时，η种模拟电压之中电压值最大 的模拟电压或电压值最小的模拟电压被施加到峰值电压输出端子502。此外，峰值电压输出端子502上按顺序连接了 AD变换器902和运算器903 (参照 图12)。AD变换器902将施加在峰值电压输出端子502上的模拟电压进行AD变换，作为数 字式数值输出。运算器903通过判断该数字式数值是否处于规定的电压范围内来实施半导 体集成电路装置IC2的检查(好坏判定)。图1所示的检查装置采用的是输出电压值最大的模拟电压或电压值最小的模拟 电压的结构，因此，可以设置1个用于测定模拟电压值的AD变换器。
在使用上述检查装置进行检查时，首先，当η种模拟电压的输出状态(模拟电压值 等)稳定后，以输出电压值大的模拟电压的方式使各模拟电压通过被如上所述控制了动作 的η-1个模拟电压比较选择电路501，从而选择出电压值最大的模拟电压，仅对所选择的该 模拟电压进行测定。接着，在使用上述检查装置进行检查时，以输出电压值小的模拟电压的 方式控制各模拟电压比较选择电路501的动作，使各模拟电压通过各模拟电压比较选择电 路501，从而选择出电压值最小的模拟电压，仅对所选择的该模拟电压进行测定。由此，在使 用上述检查装置进行检查时，使用1个AD变换器就可以检查η种模拟电压之中具有峰值的 模拟电压。图3是表示本发明另一个实施方式的半导体集成电路装置的检查装置的概略的 框图。另外，图13是表示图3所示的检查装置中的比较结果处理电路704的具体结构的框 图。
图3所示的检查装置作为半导体集成电路装置IC2的检查装置，包含作为本发明 的选择电路的具备开关SWal SWan和SWbl SWbn的矩阵开关电路701 ；比较器703 ；比 较结果处理电路704。为便于说明，在图3所示的矩阵开关电路701中仅示出了与8个输出 端子503相对应的16个开关。矩阵开关电路701是由2列开关配设而成的开关组，各开关SWal SWan构成了 其中的1列，各开关SWbl SWbn构成了其中的另一列。另外，矩阵开关电路701是由η行 开关配设而成的开关组，各开关SWal和SWbl构成了其中的1行，各开关SWa2和SWb2构成 了另1行，……，各开关SWan和SWbn构成了最后1行。第1级stl的输出端子503连接了开关SWal和SWbl各自的一端，第2级st2的 输出端子503连接了开关SWa2和SWb2各自的一端，……，第η级stn的输出端子503连 接了开关SWan和SWbn各自的一端。各开关SWal SWan的另一端都连接到比较器703的另一个输入端和峰值电压输 出端子707。各开关SWbl SWbn的另一端都连接到比较器703的一个输入端和峰值电压 输出端子708。各开关SWal SWan和SWbl SWbn都是自身的一端和另一端的导通与非导通可 以切换的普通的开关电路。如图13所示，比较结果处理电路704具备DA变换器711al 711an和711bl 711bn ；锁存电路712al 712an和712bl 712bn ；淘汰算法发生电路713 ；极性决定电路 (最大电压/最小电压选择电路)714 ；锁存电路715。比较器703的输出端连接到极性决定电路714。极性决定电路714连接到选择切换信号输入端子710和锁存电路715。锁存电路 715连接到淘汰算法发生电路713。淘汰算法发生电路713连接到复位信号输入端子705、 时钟输入端子706、峰值电压输出端子信息输出端子709和各锁存电路712al 712an及 712bl 712bn的一端。各锁存电路712al 712an及712bl 712bn的另一端连接到复 位信号输入端子705。锁存电路712al的输出端、锁存电路712a2的输出端、……锁存电路712an的输出 端分别连接到DA变换器711al的输入端、DA变换器711a2的输入端、……DA变换器711an 的输入端。锁存电路712bl的输出端、锁存电路712b2的输出端、……锁存电路712bn的输出端分别连接到DA变换器711bl的输入端、DA变换器711b2的输入端、……DA变换器 7 Ilbn的输入端。
DA变换器71 Ial的输出端、DA变换器711a2的输出端、……DA变换器71 Ian的输 出端分别连接到开关SWal、开关SWa2、……开关SWan。DA变换器711bl的输出端、DA变换 器711b2的输出端、……DA变换器71 Ibn的输出端分别连接到开关SWbl、开关SWb2、…… 开关SWbn。DA变换器711al 711an禾Π 711bl 711bn向各自连接的开关SWal SWan和 Sffbl SWbn供给切换信号，各开关SWal SWan和SWbl SWbn相应于所供给的该切换信 号在导通和截止之间进行切换。淘汰算法发生电路713是由例如FPGA(Field Programmable GateArray 现场可 编程门阵列)等将算法或程序构成为硬件的电路。复位信号输入端子705是与未图示的集成电路试验装置(测试器)的模式发生器 同步的复位信号(驱动信号)的输入端子。时钟输入端子706是来自检查装置外部的动作时钟的输入端子。峰值电压输出端子信息输出端子709是如下的输出端子将用于确定(选择)输 出应供给到峰值电压输出端子707和708的模拟电压的输出端子503所必需的各种信息输 出到与上述模式发生器同步的未图示的比较电路的输入端子。此外，在该各种信息之中，特 别是表示各个开关SWal SWan和SWbl SWbn是导通还是非导通的串行数据被从峰值电 压输出端子信息输出端子709供给到上述半导体集成电路装置。该集成电路试验装置使用 众所周知的串行数据分析功能或分析程序对该串行数据进行分析，由此，可以从η个输出 端子503之中确定(选择)正在向峰值电压输出端子707或708供给模拟电压的输出端子 503。选择切换信号输入端子710是如下的输入端子将用于决定从各模拟电压之中选 择电压值最大的模拟电压还是选择电压值最小的模拟电压的选择切换信号从上述模式发 生器供给到极性决定电路714。图14是表示图3和图13所示的上述检查装置中的处理流程的流程图。当图3和图13所示的检查装置开始执行一系列的处理时(步骤Si)，模拟信号从 半导体集成电路装置IC2的各输出端子503 —起输出后，即，在比时刻t (η+2)更靠后的时 亥IJ，动作时钟就会被供给到淘汰算法发生电路713 (步骤S2)。接着，复位信号被供给到锁存 电路712al 712an和712bl 712bn以及淘汰算法发生电路713 (步骤S3)。相应于所供给的复位信号，锁存电路712al 712an和712bl 712bn以及淘汰 算法发生电路713将矩阵开关电路701的各开关置为初始状态(步骤S4)。在步骤S4中，当淘汰算法发生电路713被供给了重置信号时，以将被供给了该复 位信号的锁存电路712al 712an和712bl 712bn之中的锁存电路712bl和712a2的输 出置为高电平(以下称为“1”)、将其他输出置为低电平(以下称为“0”)的方式执行锁存 电路712al 712an和712bl 712bn的输出控制。由此，在步骤S4中所示的上述初始状态下，来自锁存电路712bl的数字信号“1” 的信号被DA变换器7 Ilbl进行DA变换后得到的模拟信号被供给到开关SWb 1，开关SWbl相 应于该模拟信号而导通。另外，在该初始状态下，来自锁存电路712a2的数字信号“1”的信号被DA变换器71 la2进行DA变换后得到的模拟信号被供给到开关SWa2，开关SWa2相应于 该模拟信号而导通。另一方面，在该初始状态下，矩阵开关电路701的其他(除了开关SWbl 和SWa2之外)开关相应于模拟信号而截止，该模拟信号是来自所对应的锁存电路712al 712an和712bl 712bn的某一个的数字信号“0”的信号被与各该开关相连接的DA变换器 71 Ial 71 Ian和71 Ibl 71 Ibn的任意一个进行DA变换后得到的。
此后，开关SWal SWan和SWbl SWbn相应于模拟信号而适当地在导通和非导 通之间进行切换，该模拟信号是来自所对应的锁存电路712al 712an和712bl 712bn 的任意一个的“1”或“0”的信号被分别连接到该开关SWal SWan和SWbl SWbn的所对 应的DA变换器71 Ial 71 Ian和71 Ibl 71 Ibn的任意一个进行DA变换后得到的。在该 模拟信号是由数字信号“1”生成的情况下，供给该模拟信号的开关SWal SWan和SWbl Sffbn的任意一个导通。在该模拟信号是由数字信号“0”生成的情况下，供给该模拟信号的 开关SWal SWan和SWbl SWbn的任意一个为非导通。进而，导通和非导通的切换控制 由淘汰算法发生电路713实施。其后，淘汰算法发生电路713确认动作时钟的计数值是否成为预先指定的值、即 η (步骤S5)。如果动作时钟的计数值尚未达到预先指定的值(步骤S5的结果为否(NO))，则比 较器703将输入到另一个输入端的来自开关SWak的模拟电压值与输入到一个输入端的来 自开关SWbl的模拟电压值进行比较(步骤S6)。此外，设“开关SWak”中的“k”和“开关SWbl ”中的“ 1，，都是大于等于1且小于η 的任意一个自然数。此外，“开关SWak”是与“k”所示的自然数值相对应而确定的、在前一 步骤S5完成时刻导通的开关SWal SWan的任意一个。另外，开关“SWbl”是与“ 1 ”所示的 自然数值相对应而决定的、在前一步骤S5完成时刻导通的开关SWbl SWbn的任意一个。
如果来自开关SWbl的模拟电压值大于来自开关SWak的模拟电压值，则比较器703 的输出变为“1”。从比较器703输出的“1”的信号被输入到极性决定电路714。这里，作为具体实例，在图14所示的流程图中示出的是极性决定电路714被预先 设定为利用选择切换信号从η种各模拟电压之中选择出电压值最大的模拟电压的极性的 情形。在这种情况下，对于极性决定电路714来说，如果输入“1”的信号，则向锁存电路715 输出“1”，的信号，如果输入“0”的信号，则向锁存电路715输出“0”的信号。亦即，在来自开关SWbl的模拟电压值大于来自开关SWak的模拟电压值的情况下， 极性决定电路714将“1”的信号供给到锁存电路715。锁存电路715将来自极性决定电路 714的“1”的信号输出到淘汰算法发生电路713。当从锁存电路715输入“1”的信号时，淘汰算法发生电路713保持该“1”的信号 作为一个比较结果(步骤S71)。接着，淘汰算法发生电路713使输出的模拟电压值较大的一方即开关SWbl维持导 通(HOLD)，使输出的模拟电压值较小的一方即开关Swak非导通。进而，在自然数“k”的值 大于等于自然数“1”的值的情况下，淘汰算法发生电路713使开关SWa(k+Ι)导通，在自然数 “k”的值小于自然数“1”的值的情况下，淘汰算法发生电路713使开关SWa(l+l)导通(步 骤 S81)。在来自开关SWbl的模拟电压值小于来自开关SWak的模拟电压值的情况下，比较器703的输出变为“0”。从比较器703输出的“0”的信号被输入到极性决定电路714。在这种情况下，极性决定电路714将“0”的信号供给到锁存电路715。锁存电路 715将来自极性决定 电路714的“0”的信号输出到淘汰算法发生电路713。当从锁存电路715输入“0”的信号的情况下，淘汰算法发生电路713保持该“0” 的信号作为另一个比较结果(步骤S72)。接着，淘汰算法发生电路713使输出的模拟电压值较大的开关SWak保持导通 (HOLD)，使输出的模拟电压值较小的开关SWbl非导通。进而，在自然数“k”的值为大于等 于自然数“1”的值的情况下，淘汰算法发生电路713使开关SWb (k+Ι)导通，在自然数“k” 的值为小于自然数“1”的值的情况下，淘汰算法发生电路713使开关SWb(l+l)导通(步骤 S82)。此外，在来自开关SWbl的模拟电压值等于来自开关SWak的模拟电压值的情况下， 可以前进至步骤S71和步骤S81的任意一个。其后，淘汰算法发生电路713再次确认动作时钟的计数值是否达到了预先指定的 值(步骤S5)。在动作时钟的计数值尚未达到预先指定的值的期间，执行步骤S6、步骤S71、 S81和步骤S72及S82的任意一个所示的动作。在动作时钟的计数值已经达到了预先指定的值(步骤S5的结果为“是(YES) ”)的 情况下，淘汰算法发生电路713基于利用之前的步骤S6、步骤S71、S81和步骤S72及S82的 任意一个所示的动作所得到的比较结果，使开关SWal SWan中的任意一个和SWbl SWbn 中的任意一个保持导通(步骤S9)。接着，淘汰算法发生电路713对来自导通的开关SWal SWan中的任意一个(开 关SWa)的模拟电压值和来自导通的开关SWbl SWbn中的任意一个(开关SWb)的模拟电 压值进行比较(步骤S10)。在来自开关SWb的模拟电压值大于来自开关SWa的模拟电压值的情况下，将来自 开关SWb的模拟电压值供给到峰值电压输出端子708 (步骤S111)。在来自开关SWb的模拟 电压值小于来自开关SWa的模拟电压值的情况下，将来自开关SWa的模拟电压值供给到峰 值电压输出端子707 (步骤S112)。此外，在来自开关SWb的模拟电压值等于来自开关SWa的模拟电压值的情况下，可 以前进至步骤Slll和步骤Sl 12的任意一个。由此，向峰值电压输出端子707或708供给输出电压值最大的模拟电压的来自开 关SWa或SWb的模拟电压。这里，该开关SWa或SWb的一端分别连接了对应的输出端子503， 施加到开关SWa和SWb的模拟电压分别由该对应的输出端子503供给。即，供给到峰值电 压输出端子707或708的模拟电压可以理解为是从η个输出端子503分别输出的η种模拟 电压之中电压值最大的模拟电压。淘汰算法发生电路713向上述集成电路试验装置供给上述串行数据(步骤S12)。 该集成电路试验装置使用众所周知的串行数据分析功能或分析程序，对所供给的该串行数 据进行分析，由此，可以从η个输出端子503之中确定(选择)向峰值电压输出端子707(在 执行步骤Sl 12时)或708 (在执行步骤Sl 11时)供给模拟电压的输出端子503 (步骤S13)。进而，在图13所示的检查装置中保存上述串行数据，并且，在步骤S13之后，利用 选择切换信号将比较结果处理电路704的极性决定电路714设定为从η种各模拟电压之中选择电压值最小的模拟电压的极性(当输入“1”的信号时，向锁存电路715输出“O”的信号，当输入“O”的信号时，向锁存电路715输出“1”的信号)。接着，从步骤S6前进至步骤 S71或S72的条件、以及从步骤SlO前进至步骤Slll或S112的条件与图14所示的流程图 相反，除此之外，执行与图14所示的流程图相同的处理。由此，能够向峰值电压输出端子 707或708供给从η个输出端子503分别输出的η种模拟电压之中电压值最小的模拟电压， 并且，也能够向上述半导体集成电路装置供给上述串行数据。此外，一系列的处理结果是，电压值最大的模拟电压和电压值最小的模拟电压被 供给到峰值电压输出端子707和708中的互不相同的一方。此外，峰值电压输出端子707和708上分别连接了 AD变换器902 (参照图6)，其详 细情况将在后文叙述。该AD变换器902分别测定相应的峰值电压输出端子707和708上 所施加的模拟电压值，并判断该模拟电压值是否处于规定的电压范围内，由此，实施半导体 集成电路装置IC2的检查(好坏判定)。图4是表示在对半导体集成电路装置输出的所有各模拟电压直接进行检查的情 况下半导体集成电路装置及其检查装置的概略结构的框图。半导体集成电路装置IC3的结构与半导体集成电路装置ICl (参照图8)和IC2 (参 照图1)相同，这里作为一个实例，假设具有端子“1” “10”共10个输出端子。当然，半导 体集成电路装置IC3的输出端子的个数并不限于10个，只要有2个以上即可，没有特别限定。端子“1” “10”分别连接了对应的10个AD变换器801的输入端。各AD变换器 801的输出端连接到运算器802。对于AD变换器801来说，当从所连接的端子“ 1 ” “ 10”之中的任意一个接收到 模拟电压输入时，将该模拟电压变换为数字信号(数字式数值)输出，输出与该模拟电压的 电压值相应的数字式数值，所以，发挥电压计的作用。此外，严格说来，图4所示的AD变换 器801中除了处于前级的众所周知的AD变换器(AD变换电路)之外，还具有用于存储该AD 变换器输出的数字式数值的后级的存储装置。运算器802基于来自各AD变换器801的数字式数值，对从端子“ 1 ” “ 10”分别 输出的10种模拟电压实施检查，由此，实施半导体集成电路装置IC3的检查(是否合格的 判定)。运算器802的具体结构可以采用众所周知的常用技术来实现，因此省略其详细说 明。图5(a)是表示从半导体集成电路装置IC3的端子“ 1” “ 10”分别输出的全部10 种模拟电压的模拟电压值(纵轴)相对于输出端的端子编号(横轴)的关系的一个实例的 图表。图5(b) (d)是表示通过对具有图5(a)的图表所示的关系的各模拟电压全部进 行检查从而实施半导体集成电路装置IC3的检查的流程的图表。图5(b) (d)中所示的 图表也表示出模拟电压值(纵轴)相对于输出端的端子编号(横轴)的关系。半导体集成电路装置IC3的端子“1” “10”分别输出的10种模拟电压(参照图 5 (a))由各自对应的AD变换器801变换为数字式数值并供给到运算器802。在运算器802中，首先，基于来自各AD变换器801的数字式数值从端子“ 1 ” “ 10 ” 分别输出的各模拟电压之中提取来自电压值最大的端子“9”的模拟电压和来自电压值最小的端子“8”的模拟电压，亦即，实施最小和最大模拟电压的排序(参照图5(b)的“8”和 “9，，)。接着，在运算器802中排除掉未提取的端子“1” “7”和“10”输出的各模拟电压经AD变换后所得到的各数字式数值(参照图5(c))。接着，在运算器802中检查所提取的端子“8”和“9”输出的各模拟电压的电压值 是否处于规定范围即PaSS_area内，对各模拟电压实施是否合格的判断(参照图5(d))。此外，在图5(d)所示的图表中，设PaSS_area是模拟电压的电压值的VL(Pass_ area 下限) VH(Pass_area 上限)。来自端子“9”的模拟电压处于PaSS_area内，因此不认定为异常(即合格)。另一 方面，来自端子“8”的模拟电压处于PaSS_area之外，因此被认定为异常(即不合格)。根据图4所示的检查装置和图5 (a) (d)所示的检查方法，需要与半导体集成电 路装置IC3的输出端子个数相同数目的AD变换器801，因此不利于控制成本。另外，根据该 检查装置和检查方法，运算器802中的处理工序多，因而难以实现高速检查，并且导致运算 器802的大型化和复杂化，以及随之产生的检查的高成本化。图6是表示在仅对从半导体集成电路装置输出的各模拟电压之中电压值最大的 模拟电压和电压值最小的模拟电压的至少一个进行检查的情况下半导体集成电路装置及 其检查装置的概略结构的框图。半导体集成电路装置IC3的端子“1” “10”分别连接了选择电路901。选择电路 901连接了 2个AD变换器902的输入端。各AD变换器902的输出端连接到运算器903。作为选择电路901，优选是使用图3和图13所示的选择电路(具备开关SWal Sffan和SWbl SWbn的矩阵开关电路701、比较器703和比较结果处理电路704)，或者使用 具有与该选择电路同样功能的电路。作为选择电路901的图3和图13所示的该选择电路 中，开关SWal SWan和SWbl SWbn (为方便起见图中未示出)分别连接到半导体集成电 路装置IC3的对应端子“1” “10”，峰值电压输出端子707和708分别连接到各AD变换器 902的输入端。AD变换器902的结构与图4所示的AD变换器801实质上相同，因此省略其详细说明。运算器903基于来自各AD变换器902的数字式数值，对端子“ 1 ” “ 10”分别输 出的10种模拟电压之中由选择电路901选择出来的任意2种模拟电压实施检查，由此，实 施半导体集成电路装置IC3的检查(是否合格的判定)。运算器903的具体结构同样可以 采用众所周知的常用技术来实现，因此省略其详细说明。此外，在使用图1所示的选择电路(模拟电压比较选择电路501)或具有与该选择 电路同样功能的电路作为选择电路901的情况下，只要使用1个AD变换器902并将峰值电 压输出端子502连接到1个AD变换器902上即可(参照图12)。图7(a)与图5(a)相同，也是表示半导体集成电路装置IC3的端子“1” “10”分 别输出的全部10种模拟电压的模拟电压值(纵轴)相对于输出端的端子编号(横轴)的 关系的一个实例的图表。图7(b) (e)是表示通过仅对具有图7(a)的图表所示的关系的各模拟电压之中 由选择电路901选择的模拟电压进行检查从而实施半导体集成电路装置IC3的检查的流程的图表。图7(b) (e)中所示的图表也表示出模拟电压值(纵轴)相对于输出端的端子 编号(横轴)的关系。对于从半导体集成电路装置IC3的端子“1” “10”分别输出的10种模拟电压 (参照图7(a))来说，利用选择电路901仅选择(提取)来自电压值最大的端子“9”的模 拟电压(参照图7(b))和来自电压值最小的端子“8”的模拟电压(参照图7(c))的至少一 个。由选择电路901选择的来自端子“9”的模拟电压供给到一个AD变换器902，来自 端子“8”的模拟电压则供给到另一个AD变换器902，利用AD变换，变换为数字式数值，这些 各数字式数值被供给到运算器903。在运算器903中，基于来自一个AD变换器902的数字式数值，检查来自端子“ 9 ”的 模拟电压是否处于PaSS_area内，实施来自端子“9”的模拟电压实施是否合格的判定(参 照图7(d))。来自端子“9”的模拟电压处于PaSS_area内，因此不认定为异常(即合格)。另外，在运算器903中，基于来自另一个AD变换器902的数字式数值，检查来自端 子“8”的模拟电压是否处于PaSS_area内，实施来自端子“8”的模拟电压是否合格的判定 (参照图7(e))。来自端子“8”的模拟电压处于PaSS_area之外，因此被认定为异常(即不 合格)。此外，图1所示的作为选择电路901的该选择电路包含峰值电压输出端子502这 样的具有1个峰值的模拟电压的输出端子，因此，需要分别在不同的时刻实施图7(b)和(d) 所示的利用来自电压值最大的端子的模拟电压的检查和图7(c)和(e)所示的利用来自电 压值最小的端子的模拟电压的检查。另一方面，图3和图13所示的作为选择电路901的该 选择电路包含峰值电压输出端子707和708这2个端子，因此能够同时实施这些检查。根据图6所示的检查装置和图7(a) (e)所示的检查方法，能够减少AD变换器 的个数，因而有利于降低成本。另外，根据该检查装置和检查方法，能够减少运算器903中 的处理工序，因而可以实现检查的高速化，并且可以抑制运算器903的大型化和复杂化以 及随之产生的检查的高成本化。S卩，根据图6所示的检查装置和图7(a) (e)所示的检查方法，从10种模拟电压 之中选择2种模拟电压，仅对所选择的2种模拟电压进行检查，因而能够抑制半导体集成电 路装置IC3的输出端子个数的增加引起的作为检查对象(测定对象)的模拟电压的种类数 量的增加。因此，能够抑制用于处理将作为检查对象的模拟电压通过AD变换器902进行AD 变换后得到的数字式数值的数字电路、即运算器903的物理体积增大和所需的存储容量增 大。另外，特别是在图1所示的检查装置中，模拟电压的选择是由仅处理模拟电压的 比较便宜的选择电路901实施的，因此，既能够抑制实施运算器903的大型化，又可以实现 大幅度的检查成本的降低。进而，根据图6所示的检查装置和图7(a) (e)所示的检查方法，在对半导体集 成电路装置IC3进行检查时，能够减少模拟电压的测定对象的数量，因而可以实现检查的 高速化。由上可知，根据图6所示的检查装置和图7(a) (e)所示的检查方法，可以实现 检查装置中的数字电路的小型化和检查的低成本化以及高速化，因此能够克服导致对多个
16半导体集成电路装置同时进行检查的检查技术难以实现的各种问题，适宜于实现该检查技术。与本发明相关的选择电路都对在彼此相同的时刻从各输出端子一起输出的模拟 电压实施各模拟电压的选择，从某一特定时刻的各模拟电压之中选择例如电压值最大和/ 或最小的模拟电压(具有规定的电压特性的模拟电压)。这里，在本实施方式中，在作为检查对象的半导体集成电路装置是例如液晶显示 装置的驱动装置的情况下，从设置在该驱动装置中的各输出端子输出的模拟电压与梯度 (諧調)电压对应。梯度电压是电压值随着时间变化而相应地发生变化的电压，另一方面， 在同一时刻，从驱动装置的各输出端子输出的理想化的梯度电压应该具有彼此相同的电压值。根据利用上述梯度电压对上述驱动装置实施检查的本发明的检查装置和检查方 法，能够从在任意时刻由各输出端子一起输出的模拟电压中适当地选择具有规定的电压特 性的模拟电压，仅基于所选择的模拟电压对驱动装置实施检查。作为用于对一起输出的各 模拟电压值实施大小比较的结构，如图1、图3和图13所示的各选择电路那样，采用众所周 知的比较器实施电压比较的简单结构就足够了。另外，根据该检查装置和检查方法，即使梯 度电压值随着时间的推移而变动、用于输出具有规定的电压特性的模拟电压的输出端子发 生变更，在发生该变更后的时刻重新实施上述各模拟电压值的大小比较，由此，能够重新选 择出具有规定的电压特性的模拟电压。在本实施方式中，选择电路采用了选择1种或2种模拟电压(电压值最大和/或最 小的模拟电压)的结构，但是，所选择的模拟电压的种类数量并不限于这1种或2种。艮口， 与本发明相关的选择电路只要采用从η种模拟电压之中选择出具有规定的电压特性的大 于等于1种且小于η种的该模拟电压的结构即可，所选择的模拟电压的种类数量并没有特 别的限定。另外，本发明的半导体集成电路装置的检查装置和检查方法优选是具有以下特 征，即，所选择的上述模拟电压包含η种上述模拟电压之中的电压值最大的模拟电压和电 压值最小的模拟电压的至少一方。根据上述结构，将具有最大值的模拟电压和具有最小值的模拟电压的至少一方作 为检查对象的模拟电压，由此，能够简单地执行以后的检查。即，只要知道了对具有最大值 的模拟电压和具有最小值的模拟电压的至少一方进行检查后的检查结果，将对这些各模拟 电压进行检查所得的检查结果看作是半导体集成电路装置的检查结果，可以得到与对全部 模拟电压实施了检查的情况下大体相同的半导体集成电路装置的检查结果。此外，将具有 最大值的模拟电压或具有最小值的模拟电压当做检查对象也可以获得该效果，但是，将具 有最大值的模拟电压和具有最小值的模拟电压当做检查对象的效果更大。本发明并不限于上述实施方式，可以在技术方案所揭示的范围内进行各种变更。 艮口，由在技术方案所揭示的范围内进行了适当变更后的技术方法组合而成的实施方式也包 含在本发明的技术范围内。工业实用性本发明的半导体集成电路装置的检查装置和检查方法可以实现检查的低成本化 和高速化，并且适合于实现同时对多个半导体集成电路装置进行检查的检查技术(半导体集成电路装置的多个同时测定)，因此，适合用作这样一种半导体集成电路装置的检查装置 和检查方法，该半导体集成电路装置内置有DA变换器，将所输入的数字信号变换为模拟信 号后进行输出，并具有输出端子，对来自该DA变换器的模拟电压进行输出。此外，作为该半 导体集成电路装置的一个实例，可以举例如液晶显示装置的驱动装置、多个DA变换器、在1 个装置或电路模块中具有多个电压输出放大器的其他半导体集成电路装置。附图标记说明501……模拟电压比较选择电路(半导体集成电路装置的检查装置、选择电路)503......输出端子701……矩阵开关电路(半导体集成电路装置的检查装置、选择电路)
Sffal Sffan 禾口 SWbl Sffbn......开关(半导体集成电路装置的检查装置、选择电路)703……比较器(半导体集成电路装置的检查装置、选择电路)704……比较结果处理电路(半导体集成电路装置的检查装置、选择电路)901……选择电路(半导体集成电路装置的检查装置)IC2……半导体集成电路装置
IC3……半导体集成电路装置
权利要求
一种半导体集成电路装置的检查方法，其特征在于，n是大于等于2的自然数，从设置在半导体集成电路装置中的n个输出端子分别输出的n种模拟电压之中选择大于等于1种且小于n种的该模拟电压，仅对所选择的该模拟电压进行检查，由此，实施该半导体集成电路装置的检查。
2.如权利要求1所述的半导体集成电路装置的检查方法，其特征在于，所选择的上述模拟电压包含n种上述模拟电压之中的电压值最大的模拟电压和电压 值最小的模拟电压的至少一者。
3.一种半导体集成电路装置的检查装置，其特征在于， n是大于等于2的自然数，该检查装置具有选择电路，用于从设置在半导体集成电路装置中的n个输出端子分别 输出的n种模拟电压之中选择大于等于1种且小于n种的该模拟电压并进行输出。
4.如权利要求3所述的半导体集成电路装置的检查装置，其特征在于，上述选择电路所选择的模拟电压包含n种上述模拟电压之中的电压值最大的模拟电 压和电压值最小的模拟电压的至少一者。
全文摘要
本发明涉及半导体集成电路装置的检查装置和检查方法。使用n-1个模拟电压比较选择电路(501)，从半导体集成电路装置(IC2)中所设置的n个输出端子(503)分别输出的n种模拟电压之中选择包含电压值最大的模拟电压或电压值最小的模拟电压在内的大于等于1种且小于n种的该模拟电压，仅对所选择的模拟电压进行检查，由此，实施半导体集成电路装置(IC2)的检查。由此，能够实现检查的低成本化和高速化，因此，能够实现适合于实现同时检查多个半导体集成电路装置的检查技术的半导体集成电路装置的检查装置和检查方法。
文档编号G01R31/28GK101871991SQ20101016699
公开日2010年10月27日 申请日期2010年4月23日 优先权日2009年4月24日
发明者坂口英明 申请人:夏普株式会社