3d沟槽电极检测器的制作方法

专利名称：3d沟槽电极检测器的制作方法
技术领域：
本发明涉及辐射检测器。具体地，本发明涉及三维检测器，其中，多个电极中的至少一个被配置为三维沟槽电极(three-dimensional trench electrode,三维凹槽电极)。
背景技术：
辐射检测器是众所周知的，并经常用于各领域。虽然最初被开发用于原子、核子和基本粒子物理学，但是现在，在科学、工程和日常生活的许多其他领域都可以找到辐射检测器。可以出现辐射检测器的领域的一些实例为天文学成像、医学中的医疗成像(例如，正电子发射断层扫描)、以及高能物理学中的跟踪检测器、国家安全中的辐射跟踪成像等。在实验和应用粒子物理以及核工程中，辐射检测器是用于检测、跟踪、和/或识别诸如由核衰变、宇宙辐射产生的高能粒子或者通过粒子加速器中的反应生成的粒子的装置。为了检测辐射，辐射检测器必须与物质相互作用，并且必须记录该相互作用。用以检测辐射的主要处理是电离，其中，粒子与检测的介质的原子相互作用，并放弃其部分或全部能量用于电子电离(或者半导体中电子空穴对的生成)。直接(例如，通过正比计数器或固态半导体检测器)或间接(例如，通过闪烁检测器)地收集并测量由粒子释放的能量。因此，有许多不同类型的辐射检测器。一些更广为人知的辐射检测器是充气检测器、闪烁检测器、和半导体检测器。充气检测器通常被称为气体计数器，并由两个电极之间的气体的灵敏体积组成。电输出信号与由气体积中的粒子或辐射事件沉积的能量成比例。闪烁检测器由发光材料(液体或固体)的灵敏体积组成，其中，通过检测由灵敏体积中沉积的能量所感生的光发射的装置来测量辐射。半导体检测器通常包括放置在正电极(阳极)和负电极(阴极)之间的半导体材料的灵敏体积。入射的辐射或粒子通过与半导体材料的相互作用而被检测，这产生了电子空穴对。所产生的电子空穴对的数量取决于入射辐射/粒子的能量。偏压被提供给电极，从而向半导体材料施加强电场。在强电场的影响下，电子和空穴分别朝着正极(+ )和负极(_)漂移。在电子和空穴的漂移期间，在电极处收集感应电荷。该感应电荷生成了可以由外部电路测量作为信号的电流。由于输出信号与通过半导体中的粒子或辐射事件沉积的能量成比例，因此电荷收集效率主要取决于入射辐射与半导体材料的相互作用深度以及所生成的电子和空穴的传输特性(例如，迁移率和寿命)。因此，对于检测器的最优操作(例如，最大信号和分辨率)，理想的是收集所有电子空穴对(即，全耗尽)。但是，存在阻止半导体材料变成全耗尽的各个方面，因此阻碍了检测器的最优操作。半导体检测器主要以两种配置来制造平面或二维(2D)或三维(3D)。在图IA中，平面的2D辐射检测器10主要包括具有预定厚度d的掺杂有η型掺杂剂或P型掺杂剂的半导体材料的主体20。在半导体材料的第一表面22上形成的用第一掺杂剂(P+)重掺杂的第一区域限定了第一集电极30 (或阳极);并且在主体20的第二表面24上形成的用第二掺杂剂(η+)重掺杂的第二区域限定了第二集电极40 (或阴极)。包含在第一电极30和第二电极40之间的主体20的区域形成了检测器的灵敏体积(称为耗尽区)。偏压被提供给集电极30、40。在辐射下，电离粒子90与主体20的灵敏体积反应，并生成一对电子60和空穴50。电子和空穴在施加的电压的影响下移动，并感生了可以被外部电路测量为信号的电流。在2D检测器中，阻止全耗尽的一个方面是给定偏压下的半导体材料的厚度。具体地，电子和空穴(电荷)在被电极收集之前经历的漂移路径可以非常长。例如，一些电荷可以被生成为从集电极出发远至半导体材料的全厚度。在这种情况下，电荷收集可能花费很长 时间。可选地，如果一些辐射生成的电荷靠近集电极发生，则电荷收集可以在相对短的时间内发生。收集的电荷所行进的平均距离被定义为“漂移长度”，而电子和/或空穴行进漂移长度并到达电极所需的平均时间被定义为“收集时间”。其中，感应电荷的收集时间取决于载流子速度，而载流子速度又取决于由所施加的电压生成的电场。因此，高电场(由此为高偏压)对于快速检测器响应和提高的电荷收集效率(CCE)是理想的。通过以超过全耗尽电压的偏压(例如，以“过耗尽”电压)来操作检测器可以减小收集时间。阻止2D检测器中的全耗尽的另一个方面是辐射损害。例如，由电离粒子生成的电子空穴对所感生的信号与粒子所贯穿的半导体材料的厚度的倒数成正比。如果粒子在半导体材料的内部停止，则测量的电荷与粒子的能量成正比；否则，如果粒子贯穿了半导体材料，则测量的信号与粒子的能量损失成正比。粒子停止或能量损失的原因之一是由于电子与半导体材料的原子核的库仑作用(例如，散射)。具体地，在高能粒子与半导体材料相互作用时，半导体材料的一些原子从其正常晶格位置移位。原子的移位留下了空位，空位与间隙(移位)位置的原有原子构成了弗伦克尔对(Frenkel-Pair)。最初移位的原子的级联将引起更多的移位，并且在该过程中产生的空位和间隙能够在半导体中找到其自身或杂质，以形成稳定的点缺陷或缺陷群。点缺陷或缺陷群充当电子空穴对的捕获点(trapping site)。捕获点能够捕获空穴或电子，并相对长期地保持其固定。尽管捕获点可以最终释放捕获的载流子，但是时间延迟通常足够长以延迟平均收集时间和/或防止载流子影响可测量的感应电荷。点缺陷和缺陷群还大大作用于由检测器全耗尽电压的显著增大所产生的半导体中的空间电荷。检测器全耗尽电压的增大，防止了 2D检测器在给定的合理偏压中的全耗尽。在高通量辐射环境中，诸如半导体材料中的载流子捕获的辐射作用显著减小了检测器的电荷收集效率。在高辐射通量，捕获点显著增加，这导致了不完全耗尽，并减小了电子和空穴的有效漂移长度。在主体厚度(即为电极间距)通常在300 μ m至500 μ m之间的传统2D辐射检测器中，在重辐射之后，可以将所生成的载流子的有效漂移长度减小至小于50 μ m。实际上，通常观察到，例如，在2D硅(Si)检测器中，在I X IO1VVcm2的辐射之后，有效漂移长度减小至大约20 μ m。因此，在高辐射水平下的传统2D检测器中，感应信号变得很小，甚至可能不可检测。
结果，显而易见的是，过高的偏压和/或极高的辐射水平不仅消极地影响检测器的电荷收集效率，还物理地损害检测器的半导体材料。在努力克服传统2D检测器中的上述问题时，已经开发了三维(3D)检测器架构。传统3D半导体检测器(以下被称为“3D检测器”)包括穿入检测器主体的薄圆柱电极的阵列。图IB示出了传统3D检测器的基本部件。在图IB中，3D检测器100通常由诸如硅晶圆的半导体材料形成，并包括彼此以预定距离λc穿入主体中的多个圆柱形柱状电极。为了良好的电荷载流子检测，已经确认10 μ m的电极直径和电极之间大约50 μ m至100 μ m的间距是适当的。3D检测器的制造包括在主体120中形成圆柱形空穴阵列，之后用预定掺杂材料和/或金属插在空穴的表面或内壁，以形成柱状圆柱形电极。在图I中，主体120具有预定厚度d,d可以在几百微米(μπι)至几毫米(mm)的范围内。主体120通常由轻掺杂有预定类型的掺杂剂(P型或η型)的诸如娃的半导体材料的单晶制成。重掺杂有η型掺杂剂(η+)的第一电极150和重掺杂有ρ型掺杂剂(P+)的第二电极160穿过主体120，并通常贯穿从第一表面130到第二表面140的整个主体120。在图IB中，在半导体二极管结的背景下，根据主体120的掺杂剂的类型，在第一电极150和主体120之间或者在第二电极160和主体120之间形成有p-η结。例如，如 果主体120为η型，则ρ-η结形成在第二电极160的表面与主体120的半导体材料交汇的区域中。在该情况下，第二电极160被认为为“结电极”。在所施加的电压(偏压)的影响下，用于电荷收集的电场主要是径向的，结电极周围的区域中的场浓度高并且靠近其他电极的区域中的场浓度低。在3D检测器的灵敏体积上入射的辐射或粒子190在大致垂直于第一表面130的方向上进入主体120，并且当其沿主体120的厚度d在大致平行于电极150和160的路径中行进时产生电子空穴对。沿粒子190的路径所生成的电荷载流子(电子空穴对)朝电极150和160横向漂移。电荷载流子的漂移感生了在电极处被收集的电荷。结果，在3D检测器中生成的电荷载流子在被收集之前只需经过相隔电极很小的距离。由于3D检测器中电荷载流子的耗尽不再取决于半导体材料的厚度，而仅取决于电极间隔，因此3D检测器相比于其2D对手的一个优点在于检测器全耗尽电压独立于主体厚度。为了提高CCE，可以使电极间隔尽可能地物理上靠近。相比于2D检测器中遇到的漂移长度和收集时间，将电极放置在彼此相距短距离处，通常产生了显著缩短的平均漂移长度和减小了的收集时间。假定入射粒子的路径与电极大致平行，并且假定漂移长度短得多，因此，感应信号在3D检测器中比在2D检测器中检测得更快。上述结构的直接后果是，3D检测器中的全耗尽电压对主体厚度不敏感，并取决于电极间隔。由于可以使电极之间的间隔非常小，因此相比于2D检测器中所需的电压，需要小得多的电压来使3D检测器全耗尽。另外，借助于这种减小的电极间距，可以极大地减小载流子捕获并提高了检测器的CCE。因此，显然，相比于传统2D检测器架构，3D检测器架构以低得多的电压偏压提供了更快的收集时间和更高的耐辐射性。然而，具体地在极高的辐射下，3D检测器仍然存在重大的缺点和不足。3D检测器的至少一个这种不足是由于接近的电极间距引起的电荷共享。具体地，如上所述，为了提高CCE，传统3D检测器中的3D电极必须彼此非常接近的隔开。另一方面，相比于2D检测器，小的电极间距离意味着电极之间的较高电容。另一方面，在这种短的间距距离，在多元件(多像素)检测器中，经常发生相邻像素之间的电荷共享。为了限制相邻像素之间的电荷共享，在检测器的表面上容纳有金属格栅(也被称为“准直器”)。通常占据几百微米空间的金属格栅的应用，不利地增加了检测器的灵敏表面中的大死区。此外，在检测器表面上制造和实施金属格栅增加了检测器制造成本，使检测器操作复杂。传统3D检测器的其他缺点是，在薄柱电极周围产生了高度不均匀电场以及在极高的辐射水平下半导体材料的辐射损害的可能性。具体地，电场在检测器的单位像元(像素)中是高度不均匀的，并且在极高辐射水平下变得更差。在检测高能辐射期间，电场趋于在窄结电极柱附近高度集中。该高度集中的电场能够达到并且有时超过检测器半导体材料的固有击穿极限，并大大损害其薄电极或主体。该现象对于高能物理应用中的检测器可能特别不利。例如，已经观察到，在重辐射之后，诸如在粒子对撞器中经历的，硅晶格遭受了严重的辐射诱发的缺陷，这导致了过度载流子捕获并最终导致不良的载流子收集效率。因此，传统3D检测器中的过高辐射水平可能引起I)在窄结电极周围高度集中的不 均匀电场，其可能在结电极或其附近诱发内在击穿；2)具有提供低电场或不提供电场的鞍电势的区域；3)低场区域中的长载流子漂移时间(引起不完全电荷收集)；以及4)相比于厚度相当于3D检测器的柱间距的2D检测器，需要更高的耗尽电压。

发明内容
通过具有多个电极并且多个电极中的至少一个形成为围绕薄柱状电极的三维沟槽的3D沟槽检测器，可以克服薄柱状电极周围高度不均匀电场的存在、以及高辐射水平下半导体材料的辐射损害。根据本发明的至少一个实施方式，这样形成的3D沟槽检测器提供了以下优点(I)检测器中的电场分布在整个表面上接近均匀，防止或最小化了薄柱状电极周围高度不均匀电场的集中；(2)检测器的完全和过耗尽所需的最大电场密度比传统3D和2D检测器低得多，允许以已知半导体材料的击穿极限以下的偏压操作；(3)可以使检测器厚度为2mm大，允许更好的检测效率；(4)因为在3D沟槽检测器中需要的全耗尽电压比在其他检测器结构中小得多，因此可以使多像素检测器中的像素间距为Imm大，而不需要大的偏压；(5)由集电极的非常小面积引起的电容很小，提高了检测器能量分辨率；以及(6)由于沟槽壁产生的死区，相邻像素自然地隔离，进一步提高了检测器能量分辨率。在优选实施方式中，辐射检测器包括半导体材料的主体，具有彼此隔开预定主体厚度的第一表面和第二表面。用第一导电型掺杂剂高度掺杂的六边形3D沟槽形式的第一电极、以及用第二导电型掺杂剂高度掺杂的六边形3D柱形式的第二电极形成在主体中。优选地，第一导电型掺杂剂不同于第二导电型掺杂剂。第一电极和第二电极沿主体厚度从第一表面和第二表面中的一个延伸到主体中。该实施方式的3D沟槽检测器形成为使得第一电极包围第二电极，并且这两个电极大致彼此平行并同心；并且第一电极和第二电极以由包含在第一电极和第二电极之间的主体区域确定的预定距离比例隔开。半导体材料的主体用第一导电型掺杂剂和第二导电型掺杂剂中的一种轻掺杂，使得第一导电型掺杂剂和第二导电型掺杂剂之间的半导体结形成在第一电极与半导体材料相接的平面。优选地，第一电极和第二电极以小于等于主体厚度95%的预定深度延伸至主体中，然而，还可以设想，在一个实施方式中，第一电极和第二电极延伸到主体厚度中全深度(100%)。在其他实施方式中，第一电极的形状可以是矩形、正方形、三角形、或圆柱形3D沟槽的形式，并使第二电极的形状可以是矩形、正方形、或圆柱形3D柱的形式。单-像元3D沟槽检测器可以通过将任意一个第一电极形状与对应的一个第二电极形状或者其组合相结合来形成。在这样形成的3D沟槽检测器中，第一电极由掺杂有第一导电型掺杂剂的材料形成，并且第二电极由掺杂有不同于第一导电型掺杂剂的第二导电型掺杂剂的材料形成，并且主体仅用第一导电掺杂剂和第二导电掺杂剂中的一种轻掺杂，使得在第一电极和主体之间或者在第二电极和主体之间产生了相对掺杂剂的半导体结。在一个实施方式中，中心结电极形成在主体与第二电极相接的平面。在其他实施方式中，外环结形成在主体与第一电极相接的平面。在优选实施方式中，第一电极和第二电极沿主体厚度从第一表面和第二表面中的同一表面延伸至主体中。在可选实施方式中，第一电极和第二电极可以沿主体厚度从第一表面和第二表面中的不同表面延伸至主体中。在优选实施方式中，第一电极和第二电极以小于等于主体厚度的95%的预定深度延伸至主体中。在另一实施方式中，第一电极和第二电极以主体厚度的100%延伸至主体中，在该情况下，可能需要支撑晶圆来防止像素单元在蚀刻之后脱落。在可选实施方式中，为了避免使用支撑晶圆，可以通过半导体材料的中心或外围周围部分蚀刻/扩散的可选步骤来形成 沟槽和柱电极，从而在掺杂步骤期间，沟槽或柱中的剩余主体材料被用作支撑，或者在掺杂步骤之后，已经设置的掺杂剂用作支撑。还披露了一种用于制造3D沟槽检测器的方法。在一个实施方式中，制造方法包括提供具有预定主体厚度的半导体材料的主体，并在上面限定平行于第二表面的第一表面，第二表面从第一表面隔开该预定主体厚度；在主体的外围周围蚀刻沟槽，该沟槽具有预定宽度并沿主体厚度从第一表面和第二表面中的一个延伸到主体中；在主体的中心蚀刻孔，该孔也具有预定宽度并从沿主体厚度从第一表面和第二表面中的一个延伸到主体中；通过扩散或通过填充预掺杂多晶硅用第一导电型掺杂剂和第二导电型掺杂剂中的一种掺杂沟槽和孔材料中的每一个，并退火该导电型掺杂剂，使得在沟槽中形成3D沟槽形状的第一电极，并在孔中形成3D柱形状的第二电极。在优选实施方式中，蚀刻沟槽包括蚀刻六边形沟槽，并且蚀刻孔包括蚀刻六边形或圆形孔。在其他实施方式中，蚀刻沟槽包括蚀刻圆形或者诸如三角形、正方形、或矩形的多边形沟槽。在优选实施方式中，沟槽和孔从第一表面和第二表面中的一个小于等于主体厚度的95%的深度延伸至主体中。这允许包括蚀刻、注入、退火的制造过程完全是单边的。在可选实施方式中，然而，沟槽和孔可以从第一表面和第二表面中的任一侧以主体厚度的100%延伸至主体中，在该情况下，可能需要支撑晶圆来防止像素单元在蚀刻时脱落。在可选实施方式中，如果分阶段完成了蚀刻，则可以在没有支撑晶圆的情况下制造从第一表面和第二表面中的任一侧延伸到主体中主体厚度的100%的沟槽和孔。具体地，在蚀刻/扩散步骤期间，半导体材料的主体被蚀刻/扩散，并且沟槽或柱将用预掺杂材料(例如，多晶娃)被填充，以将沟槽和孔从第一表面和第二表面中的一个延伸到小于100%的预定距离(只需要沟槽的填充来提供晶圆的机械强度---柱可以填充或部分填充)。一旦部分沟槽/柱被形成并填充，则通过将掺杂剂从预掺杂材料推动(例如，高温扩散)到Si中来用η型或ρ型掺杂剂进行掺杂。在该阶段之后，已经完成了一个表面(第一表面或第二表面)上的沟槽和柱的形成。然后，在相对表面(第二表面或背面)上执行沟槽/柱的蚀刻，以匹配第一表面上的图样，以将沟槽/柱延伸至掺杂部分，并根据所使用的掺杂剂再次用η型或ρ型掺杂剂掺杂，以匹配来自第一表面的掺杂剂。沟槽/柱可以在第二表面(背面)上部分地填充或填充。因此，可以在不需要支撑晶圆的情况下制造全厚度电极。通过提供包括多个检测单元的多电极3D沟槽检测器，其中，每个检测单元均包括形成为3D沟槽电极的多个电极中的至少一个，可以解决使用金属晶格来防止相邻像素之间的电荷共享产生的问题。更具体地，在多像素3D沟槽检测器中，形成像素的每个电测单元均包括3D沟槽形状的第一电极和3D柱形状的第二电极。第一电极包围第二电极，并用于将检测单元与相邻的检测单元隔开，以自然地防止检测单元之间的电荷共享。因此，不再需要使用金属格栅来防止电荷共享。本发明的其他目标和优点将从参照附图进行的优选实施方式的以下详细描述中变得显而易见。


图IA示出了传统2D检测器的实例；图IB示出了传统3D检测器的透视图；图2A示出了具有矩形沟槽外电极和矩形柱内电极的单像元(single-cell) 3D沟槽检测器的第一实施方式的透视图；图2B示出了图2A中示出的第一实施方式的顶视图；图3示出了具有3D沟槽和圆柱形中心电极的单像元3D沟槽检测器的可选实施方式；图4A示出了矩形类型的独立同轴检测器阵列(ICDA)多像素3D沟槽检测器；图4B示出了多像元3D沟槽条状检测器；图5A和图5B分别示出了具有中心结(CJ)电极的六边形类型的单像元3D沟槽检测器的实施方式的透视图和截面图；图5C示出了六边形类型的ICDA多像素3D沟槽CJ检测器的实例；图示意性示出了图5C中示出的ICDA多像素系统的一个单元的部分截面视图，为了简单，仅示出了四个单元；图6A和图6B分别示出了用于近似图5A的单像元3D沟槽CJ检测器的圆柱形几何形状的透视图和截面图；图7示出了函数的笛卡尔图，其图解了非辐射状态下六边形类型的单单元3D沟槽CJ检测器中的电场分布；图8示出了图解单像元3D沟槽CJ检测器与2D平面检测器的电场分布的比较的曲线图；图9示出了比较性地图解了作为辐射的3D沟槽CJ检测器的外半径的函数的全耗尽电压增长、以及作为电极之间的距离的函数的平面2D检测器的全耗尽电压增长的曲线图；图10示出了图解相比于平面2D检测器，单像元3D沟槽CJ检测器的过耗尽状态下的电场分布的曲线图；图11是示出了单像元3D沟槽CJ检测器的模拟加权场分布的曲线图；图12是示出了单像元3D沟槽CJ检测器中的载流子漂移速度和加权场的乘积的曲线图；图13示出了具有外环结(3D沟槽0RJ)的六边形类型的3D沟槽检测器的优选实施方式；图14A和图14B分别示出了用于近似单像元3D沟槽CJ检测器中的电场计算的圆柱形几何形状的透视图和截面图；图15示出了图解3D沟槽ORJ检测器和参考用2D平面检测器中的电场分布的比较的曲线图；图16示出了图解用于辐射的单像元3D沟槽ORJ检测器的外半径距离的函数的全耗尽电压、以及参考用平面2D检测器的全耗尽电压的曲线图； 图17示出了图解3D沟槽ORJ检测器(过耗尽)和参考用2D检测器中的电场分布的比较的曲线图；图18示出图解在三种不同过耗尽偏压的单像元3D沟槽-ORF检测器中的电场分布的曲线图； 图19示出了图解偏压在最优过耗尽电压的3D沟槽ORJ检测器中的电场分布的曲线图；图20示出了图解3D沟槽ORJ检测器中的电子和空穴的载流子漂移速度和加权场的乘积的曲线图；图21A示出了比较性地图解3D沟槽ORJ检测器和3D沟槽CJ检测器中的电子的载流子漂移速度和加权场的乘积的曲线图；图21B示出了比较性地图解3D沟槽ORJ检测器和3D沟槽CJ检测器的电场分布的曲线图；图21C示出了比较性地图解六边形类型的3D沟槽ORJ (8V)和3D沟槽CJ (52V)检测器的3D电场分布的曲线图；图22示出了图解利用辐射3D沟槽CJ检测器中的最小电离粒子(MIP)的电子和空穴感应电流的实例的曲线图；图23是示出了图解利用97V的偏压下的辐射3D沟槽ORJ检测器中的MIP的电子和空穴感应电流的实例的曲线图；图24示出了图解利用224V的偏压下的辐射3D沟槽ORJ检测器中的MIP的电子和空穴感应电流的实例的曲线图；图25示意性示出了单像元3D沟槽ORJ检测器中的MIP的自由载流子的漂移；图26A示出了描述了总收集电荷和电子和空穴的作用对总电荷的相关性的曲线图，总电荷作为3D沟槽CJ检测器的粒子入射位置rO的函数；图26B示出了描述了作为3D沟槽ORJ检测器的粒子入射位置rO的函数的、总收集电荷与电子和空穴对总电荷的作用的相关性的曲线图；图27示出了图解作为六边形形式的单像元3D沟槽检测器的距离R的函数的死区百分比的曲线图；图28A示意性示出了用于X射线应用的单像元3D沟槽ORJ检测器的实例；图28B示出了包括图28A中示出的类型的单像元单元的阵列的多像素3D沟槽ORJ检测器；
图29A示出了具有用于沿正面减小电场集中的p+离子注入保护环系统的单像元3D沟槽ORJ检测器；图29B示出了适用于示例性多像素3D沟槽检测器的多保护环系统的不同构造；图29C示出了电场分布的模拟，其比较性地示出了有多保护环系统和没有多保护环系统的微条状检测器中的电场分布；图30示出了用于制造由本发明的一个实施方式设想的3D沟槽检测器的处理的示例性制造步骤的流程图；图31A至图31D示出了在制造的渐进阶段中的示例性单像元3D沟槽检测器的透视图； 图32A示出了通过半导体材料的主体的注入处理形成的3D检测器；图32B示出了其中通过增强注入处理形成3D电极的3D检测器的另一实施方式。
具体实施例方式为了避免在命名和结构上与其他3D技术和检测器的误解(即检测器和电子产品的3D堆叠以及3D位置灵敏检测器)，相对于图IB中示出的上述传统“3D检测器”，本发明的3D检测器被称为“3D沟槽电极检测器”。具体地，基于以环绕了杆或柱形式的第二电极的“沟槽”形式制造的第一电极配置，披露了新并且新颖的3D检测器的若干实施方式。如在该说明书中使用的，术语“沟槽”一般表示具有预定宽度和深度的深且窄的沟或切口。因此，该新型的3D检测器通常被描述为“3D沟槽电极检测器”，但是为了简单和简短起见，3D沟槽电极检测器还可以互换地被称为“3D沟槽检测器”。为了方便读者，以下面的章节顺序进行详细描述I. 3D沟槽检测器的实施方式I. I矩形类型的3D沟槽检测器I. I. I矩形类型的3D沟槽检测器的结构I. I. 2基于矩形类型的3D沟槽检测器的其他实施方式I. I. 3矩形类型的多像素3D沟槽检测器I. 2六边形类型的3D沟槽检测器I. 2. I具有中心结的3D沟槽检测器(3D沟槽CJ)I. 2. I. I六边形类型的单-像元3D沟槽CJ检测器的结构I. 2. I. 2六边形类型的多像素3D沟槽CJ检测器I. 2. 2具有外环结的3D沟槽检测器(3D沟槽0RJ)2.电场计算2. I矩形类型的3D沟槽检测器中的电场考虑2. I. I电场分布2. 2六边形类型的3D沟槽CJ检测器中的电场分布2. 2. I电场分布2. 2. I. I非辐射3D沟槽CJ检测器中的耗尽电压2. 2. I. 2辐射3D沟槽CJ检测器中的耗尽电压2. 2. I. 3辐射3D沟槽CJ检测器中的过耗尽电压
2. 2. I. 4非辐射相对于辐射3D沟槽CJ检测器中的电场2. 2. 2六边形类型的3D沟槽CJ检测器中的加权场计算2. 2. 33D沟槽DJ检测器中的感应电流2. 33D沟槽ORJ检测器中的电场考虑2. 3. I电场分布2. 3. I. I全耗尽电压的电场2. 3. I. 2过耗尽电压的电场2. 3. 23D沟槽ORJ检测器中的最优耗尽电压
2. 3. 33D沟槽ORJ检测器中的加权场和载流子漂移动力2. 43D沟槽检测器的特性总结3. 3D沟槽硅检测器中的收集电荷的分析3. 13D沟槽CJ硅检测器中的收集电荷3. 23D沟槽ORJ硅检测器中的收集电荷3. 3收集电荷对3D沟槽电子检测器中的粒子入射位置以及载流子捕获的依赖性3. 4多像素3D沟槽检测器中的像素之间的死区考虑4.用于实际应用的3D沟槽检测器的实例4. I具有增强的电极分离的单像元3D沟槽检测器4. 2具有增强的电极分离和增大的像素间距的多像素3D沟槽检测器5.形成3D沟槽检测器的方法另外，为了清楚地描述本发明的各实施方式，如下定义下列缩略语、术语和符号2D 二维3D 三维b有效掺杂浓度与IMeV的中子等量通量的的比例常数d主体厚度(从第一表面到第二表面的距离)deff有效主体厚度(略小于d)e电子电荷Ew加权场E 电场E(X)X方向的电场分布E(r)作为半径函数的电场分布(忽略对Θ的依赖性)E (rc) r=rc处的电场分布E (R) r=R处的电场分布Eoptima最优电场(见等式32 )Eeq当E (r。) =E (R)时获得的相等电场值h 空穴ie’h(t)电荷的感应电流L矩形类型的3D沟槽检测器中的沟槽长度I等于电极沿主体厚度延伸到主体中的距离的沟槽深度(应用于公开的所有类型的3D沟槽检测器)
Neff半导体主体中的有效掺杂浓度(或空间电荷密度)η η型半导体材料η+重掺杂η型材料neq中子当量(辐射通量的单位)ρ ρ型半导体材料P+重掺杂P型材料
q 基本电荷 I. 6012X KT19CGTh电子(e)或空穴(h)的收集电荷r极坐标系统中的径向坐标r 半径r0粒子入射的位置(例如，电离粒子进入检测器的衬底主体的点)rc通过圆柱形几何形状近似的六边形类型的3D沟槽检测器中的第二电极(柱)的半径R在通过圆柱形几何形状近似的六边形类型的单像元3D沟槽检测器中，R表示从柱电极的中心到沟槽电极的内表面的距离SiO2 二氧化硅或简单的氧化硅t 时间i 电子(e)或空穴(h)的漂移时间
ilfV电势，外部电压Vd漂移速度Vfd全耗尽电压电子(e)或空穴(h)的饱和速度
VVoptima 3D沟槽ORJ检测器中的最优操作条件所需的最优偏压(见等式29)w耗尽宽度Wn六边形类型的3D沟槽检测器中的n+柱(第一电极)的耗尽宽度Wp六边形类型的3D沟槽检测器中的P型主体的耗尽宽度Wt沟槽宽度(在矩形类型的3D沟槽检测器中)X X 方向y y 方向z z 方向希腊字母μ m 微米(I X lCr6m)ε。真空介电常数，8.854X10_12F/mε半导体材料的介电常数(例如，硅的介电常数为λ。电极间隔，也被称为柱间隔或电极间距Θ极坐标系统中的角坐标或极角Φ辐射通量Oneq中子当量通量
μ e’h电子(e)或空穴(h)的迁移率、载流子捕获常数Δ Voptima过耗尽偏压(大于最有偏压)缩略语CCE:电荷收集效率CERN :欧洲核研究组织，从(欧洲核研究理事会)衍生的缩略语LHC:大型强子对撞机 SLHC :超级大型强子对撞机，是增大LHC中的亮度的提议升级，计划在2012年左右
生产MIP:最小电离粒子定义η型负责导电的主要电荷载流子是电子的半导体材料。半导体材料中的η型掺杂剂的目的在于产生充足的电子。P型负责导电的主要电荷载流子是空穴的半导体材料。半导体材料中的P型掺杂剂的目的在于产生充足的空穴。半导体结通过使相反掺杂剂类型的半导体非常密切地接触形成的结。ρ-η半导体结是通过将P型和η型半导体非常密切接触地结合在一起形成的结。术语“结”是指两个半导体相遇的区域。耗尽区在热平衡或稳定状态条件下，在半导体结相遇的电子和空穴将重组并消失。失去其所有移动电子和空穴的结的近邻区域称为半导体耗尽区。为了本说明书的目的，然而，η和P型电极之间的区域是耗尽区并因此用作检测器灵敏体积。耗尽区还将随着反向偏压増大。全耗尽电压(Vfd):刚好完全耗尽厚度d的整个检测器所需的反响泛亚的绝对值。小电极效应相比于耗尽深度尺寸非常小的结电极附近的高电场浓度的效应。沟槽在半导体材料的主体中产生的具有预定宽度和深度的深且窄的切ロ或沟。本发明的各个实施方式表明，当新3D检测器中的至少第一电极被垂直蚀刻到主体中作为“沟槽”(而不是现有技术中的柱或杆)并且至少第二电极被蚀刻到相同主体中作为构建在沟槽内部的柱时，可以实现具有基本上没有鞍点电势的非常均匀的电场的新3D检测器，其中，最高电场可以比传统3D检测器小至少8倍，并且比2D检测器小至少2倍。第一电极和第二电极可以仅从一侧蚀刻到主体中，这允许新3D沟槽检测器的制造和/或控制中的真正单面操作。为了与传统技术相区分，该设计在这里称为“3D沟槽”检测器。披露了3D沟槽配置的ー些可能的非限制和非穷尽的实例。还描述了用于每个配置的电场和其他參数的理论和模拟计算。I. 3D沟槽检测器的实施方式I. I矩形类型的3D沟槽检测器I. I. I矩形类型的3D沟槽检测器的结构图2A示出了単-像元3D沟槽电极检测器(3D沟槽检测器)200的第一实施方式的基本部件。相应地标注了 P型和η型半导体区。η和P型区域之间的区域是耗尽区，并用作半导体灵敏体积。更具体地，检测器200包括η或P型掺杂半导体材料的主体210，该η或p型掺杂半导体材料具有用P型掺杂剂高度掺杂的外部区域(P+)以及用η型掺杂剂高度掺杂的内部或中心区域(η+)。外部(ρ+)和内部(η+)重掺杂区域通过整个由半导体材料占据的检测器灵敏体积彼此隔开。为了本说明书的目的，外部重掺杂区域(图2Α中的P+)被称为第一电极240，并且内部重掺杂区域(η+)被称为第二电极250。η型或ρ型半导体材料优选地以称为主体210的半导体材料的单晶形成提供。如图2Α所示，主体210是单体结构，厚度为d，且为具有位于x、y和z主平面的六个表面的立方体状形状。矩形顶面(第一表面220)位于x-y平面,并且矩形底面(第二表面230)位于第二 χ-y平面。第一表面和第二表面位于平行的x-y平面，并彼此相隔主体厚度d，d在原则上没有限制，但是通常在200 μ m至2000 μ m的范围内，在优选实施方式中，在200 μ m至500 μ m的范围内。主体210的立方体状形状还定义了位于x-z平面的彼此平行的第三表面和第四表面，以及位于y_z平面的也彼此平行的第五表面和第六表面。第一电极240可以如下形成蚀刻，随后填充主体210中的单个像元外围周围的具有预定宽度和深度的深且窄的沟或切ロ(称为“沟槽”)，以限定沟槽壁240a、240b、240c和240d。例如,可以优选地通过蚀刻并随后填充主体210的中心的深且窄的切ロ来形成第二电极250。 图2B中示出了第一表面220的顶视图。如图2B中的顶视图所示，第一电极240优选地形成为占据第一表面220的四条边的闭合矩形条沟槽。矩形条沟槽(第一电极240)的两条长边位于I方向，并且沟槽的两条短边位于X方向。第二电极250大致在第一表面220的中心形成为长且窄的切ロ或柱；第二电极的长度位于y方向，即，矩形条柱。第一电极和第二电极彼此隔开由半导体材料的主体210占据的预定距离。第一电极和第二电极基本上彼此同心，并相隔电极间隔λ。，电极间隔λ。等于由主体210的一部分占据的预定距离。返回图2Α的透视图，如图所示，第一电极240形成在主体210中的单个像元的外围周围，以限定沟槽壁240a、240b、240c和240d。优选地，每个壁都具有预定沟槽宽度Wt和沟槽深度1，并沿主体厚度d在z方向上延伸。因此，第一电极240包括四个薄壁(240a、240b、240c、和240d)，其每个都沿主体210中的单个像元的外围布置(即，沿第三、第四、第五和第六表面)。壁从第一表面220延伸深入主体210中预定深度I。例如，l=d-20 μ m0在该说明书中描述的其他单像元实施方式中，第一电极可以不形成为矩形沟槽。相反，如下面充分描述的，单像元可以形成为正方形、六边形、圆柱形或其他几何形状。不论其形状，第一电极优选地形成为沟槽，其具有预定宽度Wt，位于主体中的单像元的外围周围，并延伸到主体厚度d中的预定深度I。对于该说明书的其余部分，第一电极将被称为“3D沟槽电扱”或者其还可以互換地被称为“沟槽电极”或者简称为“沟槽”。第二电极250以距第一电极240的预定距离形成在主体210的体积中，并大致在其中心，使得第一电极240完全环绕第二电极250。如图2A的透视图所示，第二电极250形成为在主体210的单像元的中心形成的矩形柱，并具有矩形宽度Wt、深度I以及侧面长度し表面长度L在图2B中示出。因此，第二电极240可以被称为矩形柱，大致与第一电极240同心且平行。主体210的一部分占据将第一电极240从第二电极250隔开的预定距离。因此，该实施方式的第二电极250形成为薄矩形柱，位于沿主体210的厚度d延伸的y-z平面。第二电极250的侧面长度L在原则上没有限制，但可以在100 μ m至400 μ m的范围内。由于第一电极的壁240b和240d以及第ニ电极250均沿y-ζ平面布置，因此认为第二电极250大致平行于第一电极240的壁240b和240d。实际上，设想在该说明书中描述的所有实施方式中，第一电极和第二电极基本上彼此平行。在本说明书的通篇描述中，术语“第一电极”可以互换地被称为“外电极”或“沟槽”，并且术语“第二电极”可以被称为“内电扱”、“中心电极”、或“柱”。随着使用术语来指示第一电极和第二电极，但是应当理解，这些术语仅仅为了易于描述而使用。实际上，两个电极之间的空间完全被主体的半导体材料占据，并且称为“电扱”的空间基本上是蚀刻空间中填充的掺杂材料。因此，一旦制造了检测器，则不能容易地观察到明显的沟槽或柱结构。此外，如下面更全面地描述的，第一电极和第二电极不限于通过蚀刻和填充来形成。实际上，电极可以通过任何已知方法(例如，激光打孔、晶体生长、材料沉积、掺杂剂扩散等)形成在半导体材料中。仍然參照图2A和图2B，形成3D沟槽的外壁的第一电极240具有有预定宽度Wt的壁。在图2B的实施方式中，宽度Wt可以等于10微米(Wt= 10 μ m)。然而，实际上，根据特殊应用需求可以确定任何适当的宽度。为此，值得注意的是，宽度Wt的至少一部分表示就检测器灵敏度而言的“死区”，因为该宽度Wt占据的空间不与撞击辐射相互作用。因此，如在下 面的章节I. I. 3. I中全面描述的，沟槽壁的宽度Wt用作多元件3D沟槽检测器的相邻元件之间的自然间隔空间。还应当注意的是，优选地，沟槽深度I不超过整个主体厚度d。实际上，根据图2A的实施方式，优选地，沟槽深度I等于主体厚度d减去预定值，例如，20 μ m。因此，在主体210的厚度d可以在200 μ m至500 μ m的范围内、且沟槽深度l=d_20 μ m的给定实例中，遵循沟槽深度I例如可以在厚度d的大约90%至96%的范围内(O. 9d彡I彡O. 96d)。然而，优选地，至少为了易于计算和制造过程，沟槽深度I可以在厚度d的90%和95%的范围内(O. 9d < I < O. 95d)。然而，在另ー实施方式中，还假设沟槽深度I可以延伸全厚度d(l=d)。尽管上文已经描述了优选地使第一电极240和第二电极250都从第一表面220延伸到主体210中的3D沟槽检测器，但是相反情况也可以成立。即，第一电极240和第二电极250可以从第二表面230延伸到主体210中。此外，在特殊设计需要时，第一电极和第二电极可以分别从第一表面和第二表面延伸到主体中。因此，可以说，在本发明的3D沟槽检测器中，第一电极和第二电极沿主体的厚度方向从第一表面和第二表面中的至少ー个延伸到主体中。值得注意的是，然而，使第一电极和第二电极仅从ー个表面延伸到主体中允许真正的单面处理，这可以带来显著的设计和制造优点。例如，单面处理减少了处理期间的处理时间，并允许操作期间的单面连接。另外，还应当注意，这里披露的特殊尺寸不是限制性的，仅仅为了參考和实例的目的而提出。在不背离本公开的情况下，本领域技术人员可以开发其他尺寸。如上面阐述的，只要主体的总体尺寸能够满足3D沟槽检测器的设计特性和输出性能，实际上可以根据特殊应用的要求提前确定主体以及第一和第二电极中的每个的尺寸。继续參照图2A，优选地从用预定导电类型(η或ρ型)的掺杂剂轻掺杂的适当半导体材料选择主体210。例如，对于诸如实验物理和/或X射线成像的高能辐射应用中使用的检测器，已经发现，由于硅的广为接受的使用及其极好的能量分辨率属性，因此硅的主体衬底特别适合。然而，根据应用的类型，还设想其他类型的材料同等地适于描述的3D沟槽检测器。实际上，例如，在“3d Semiconductor Radiation Detectors For Medical Imaging”,Proceedings of the COMSUL Users Conference, 2007，Grenoble, France 中，M. Raut 等已经提出了由用于X和Y射线检测的碲化镉(CdTe)和神化镓(GaAs)制成的3D半导体辐射检测器，其结合与此作为參考。另外，其他可广泛地获得的半导体材料(诸如硅锗、锗、碲锌镉(CZT)等)也可以是适合的。3D沟槽检测器的制造不限于任何特殊处理。有多种已知技术来制造半导体衬底的主体中的通孔或雕刻沟槽、掺杂这些的内部并对其填充，以制造所需的结构。例如，深度反应离子蚀刻(DRIE)的可用性提供了蚀刻穿过主体的通孔的可能性，或者在主体中制造深沟槽的可能性。在蚀刻主体以制造孔和沟槽之后，可以使用诸如化学气相沉积(CVD)的方法，通过用具有适当导电类型的材料填充孔和沟槽来形成电极。可以使用其他已知处理来完成相关和必要的欧姆接触、保护层等的制造。然而，应牢记，为了使3D沟槽检测器中的检测器性能最优化，应当注意防止在形成电极期间产生空隙或其他不规则。由于检测器的性能很大程度上取决于其设计的几何形状，因此鼓励本领域普通技术人员应用适于披露的不同实施方式的最佳可用技术，从而实现最佳性能。例如， 在 1999 年 5 月 30 日发布的 Parke 等的标题为 “Three-dimensional Architecture ForSolid-State Radiation Detectors” 第 5，889，313 号美国专利以及在 2002 年 12 月 3 日发布的 Conder 等的标题为 “Process for Fabricating a Charge Coupled Device” 的第6，489，179号美国专利中，讨论了用于制造3D检测器的丰富细节，二者的全部内容均结合于此作为參考。然而，应当理解，只要3D沟槽检测器的一般架构保持在本文披露的參数内，这种检测器就可以被所附权利要求中的至少ー个包括。在标题为“用于制造3D沟槽检测器的方法的”章节5中，示出了用于形成根据本发明的至少ー个实施方式的3D沟槽检测器的示例性处理步骤的流程图。矩形类型的3D沟槽检测器的架构不限于上述布置。基于特殊应用需要，例如，基于分辨率、辐射硬度、和/或灵敏度要求，其他电极形式是可能的。例如，包括预定几何形状(诸如正方形、矩形、三角形、六边形等)的其他沟槽和柱形状，被认为在能够容易地采用以上參照图2A和2B阐述的3D沟槽和柱參数的配置范围内。实际上，单像元3D沟槽检测器的ー个可能修改可以包括，例如，将内部或第二电极(即，中心柱)设计成圆形的，或者为杆或圆柱形柱的形状。I. I. 2基于矩形类型的3D沟槽检测器的其他实施方式图3示出了基于矩形类型的单像元3D沟槽检测器300的这样ー个可能的实施方式。如图3所示，图3的3D沟槽检测器300优选地由半导体材料的主体310形成，其中例如通过蚀刻和填充P+和n+区域形成有第一电极340和第二电极350。与矩形类型的3D沟槽检测器类似，检测器300的电极340和350沿主体的厚度d从其第一表面和第二表面中的ー个延伸到主体中。优选地，电极不到达第二表面。如图3所示，第一电极340形成为限定了三维正方形沟槽的外壁的正方形结构，而第二电极350形成为圆柱形柱或杆。參照图2A的矩形类型的单像元3D沟槽检测器讨论的所有示例性尺寸都可以适用于正方形单像元3D沟槽检测器。因此，与矩形类型类似，其他3D沟槽检测器布置也可以限定为具有至少第一和第二电极，其中第一电极限定沟槽并且第二电极限定柱，第一电极完全环绕第二电极，并且电极彼此隔开半导体材料占据的预定距离。I. I. 3矩形类型的多像素3D沟槽检测器
扩展矩形类型的单像元3D沟槽检测器的概念，图4A和4B示出了具有检测单元的2X2矩阵的多像素3D沟槽检测器400和401。多像素3D沟槽检测器400形成在具有第一表面420和与第一表面相隔厚度d的第二表面430的半导体(n型或ρ型)主体410上，并包括多个3D沟槽像元400A、400B、400C、和400D。像元400A至400D中的每个都以与图2A和2B中示出的上述单像元3D沟槽检测器大致类似的方式形成。如图4A所示，所有3D沟槽像元都经由3D沟槽像元400B的第一或外电极连接至负电压偏压(-V)，并且每个3D沟槽像元単元都经由像元400A至400D中的每个的第二或内电极连接至用于信号读取的电子通道450。可以以任何实际已知的方式进行像元400A至400D中的每个和电子通道450之间的电子连接。例如，可以在每个第一电极的顶部设置金属化接头(例如，铝接头)，然后例如通过焊线连接至读取电子设备450。在图4A的多像素3D沟槽检测器400中，如图2A中限定的，可以优选地基于基本单像元检测器的电极间隔λ。和中心电极(第二电极)的长度L来配置电极(或像素)间距。因此，如图4Α所示，X方向的两个相邻内电极的中心之间的距离(相邻第二电极之间的距 离)可以等于基本电极间隔的两倍，使得Ρχ=2 λ c+2ffT,并且y方向的两个相邻内电极的中心之间的距离可以等于内电极的长度L加上基本电极间隔的两倍，使得Py=L+2 λ c+ffTO这样形成的多像素3D沟槽检测器提供了突出的优点，即，检测器的每个像元中的灵敏区域从相邻像元通过由沟槽电极的宽度Wt产生的死区隔开，其中根据特殊应用的要求，Wt可以大约为IOym或更厚。因此，这种多像素检测器不再需要金属格栅来防止相邻像素间的电荷共享。由于金属格栅的使用一般在像素之间加入大的死区(通常是几百微米)，因此，没有这种格栅的3D沟槽检测器可以更有效地使用检测器的表面空间，而不会牺牲灵敏度和/或分辨率。结果，可以制造更小的并且更紧凑的辐射检测器，并且没有金属格栅，这种检测的制造过程可以不太复杂和昂贵。矩形类型的其他多像元3D沟槽检测器也是可以的。例如，图4B示出了 3D沟槽检测器401，其具有在y方向呈线性阵列对准的多个矩形3D沟槽单元401A、401B和401C。3D沟槽检测器401可以配置为由ρ型或η型半导体主体411形成的条状检测器，在主体411上重掺杂的条电极从第一表面421 (或正面)延伸至主体411中。第二表面431 (或背面)可以通过例如SiO2的保护层415处理为保护主体411免受环境损害。更具体地，在3D沟槽检测器401中，检测单元401Α至401C中的每个都包括以參照图2Α描述的方式形成的第一电极441和第二电极451。在该实施方式中，第一电极441可以配置为ρ+条沟槽，并且第二电极451可以配置为η+条柱。两个电极都位于大致平行于y-ζ平面，并沿主体的厚度d在z方向延伸到主体411中预定深度I。所有的P+条(第一电极441)可以与正偏压(-V)绑定到一起，而每个η+条(每个第二电极451)可以连接至用于信号读取的电子通道460。因此，在该实施方式中，每个检测单元的中心条可以连接作为检测器的単独元件，使得检测器能够顺序读取用于位置灵敏度的每个检测单元，或者通过合并每个单元的単独信号来生成合成信号。根据该实施方式，因此，如果内部条电极沿X方向并行布置(如图4Β所示)，则可以将条状检测器配置为使得条间距等于Px = 2 λ c+2ffT,并且如果内部条电极在I方向串行布置，则Py =し+2入。％。I. 2六边形类型的3D沟槽检测器I. 2. I具有中心结的3D沟槽检测器(3D沟槽CJ)
I. 2. I. I六边形类型的单像元3D沟槽CJ检测器的结构图5A示出了 3D沟槽检测器的另ー单像元实施方式。图5A的3D沟槽检测器与图2A的有些类似，实质性不同在于，在图5A中，第一电极限定了六边形沟槽，并且第二电极限定了六边形柱(或圆柱形柱)，而不是分别限定矩形沟槽和柱。更具体地，如图5A所示，检测器500包括η型或ρ型半导体材料的主体510，其具有彼此隔开预定距离的重掺杂区ρ+和η+。在图5Α中，重掺杂区ρ+被称为第一电极540,并且重掺杂区η+被称为第二电极550。N型或P型半导体材料优选地为这里被称为主体510的单晶半导体材料。主体510具有预定厚度山预定厚度d原则上没有限制，但是优选地在200 μ m和500 μ m之间。主体510可以被配置为具有六边形形状的单体结构，但非单体结构也是可以的。在图5A中，在第二电极的表面与主体510的半导体材料相遇的平面，ρ-η结(半导体结)优选地形成在主体510 (在该情况下为P型)与内部或第二电极550之间。因此，在半导体结的背景下，根据具有中心结(CJ)电极的检测器的概念讨论了图5Α的实施方式。 在图5Α中，3D沟槽CJ检测器优选地包括ρ型半导体材料的主体510，其具有第一表面520和从第一表面隔开主体厚度d的第二表面530。第一电极540和第二电极550分别表示相对导电类型的区域。在其他的制造方法中，这些区域可以如下形成蚀刻并用预掺杂材料填充、蚀刻并用然后被掺杂的非掺杂材料填充、或者将掺杂剂仅离子注入到这些区域中的主体中。可以采用诸如退火的进ー步处理步骤，以获得所需的掺杂剂分布或结位置。在该实施方式中，第一电极540是重ρ型(p+)，并限定了具有大小大致相等的六个(6)面的沟槽。第一电极540具有壁或预定值的沟槽宽度Wt，通常，可以为大约ΙΟμπι。第二电极550是重η型(η+)，并限定了六边形或圆形横截面的柱。由于第二电极550处于由第一电极540封闭的空间中，因此还可以被称为内部或中心电极。第二电极550的六边形横截面的每个面大小也大致相同，并位于预定值的半径r周围，通常，从柱的中心測量，r大约为IOym0第一电极540和第二电极550以等于检测器厚度d减去预定值的预定深度I延伸至主体510中。通常，l=d-20ym。在图5A中，第一电极540和第二电极550均以与上面參照图2A描述的相同方式配置。特别地，优选地，第一电极和第二电极(540，550)沿主体厚度d仅从第一表面和第二表面中的一个以小于等于检测器厚度的95%的预定深度I延伸到主体(510)中。然而，在设想的其他实施方式中，第一电极和第二电极(540,550)以等于检测器厚度的100%的深度I(I = d)延伸到主体(510)中。再者，电极仅从ー个表面延伸至主体中的特征是显著的，因为在检测器的处理和/或连接期间能够实现真正的单面处理。双面处理在现有技术中是已知的，并且在一些传统3D检测器中，柱电极需要使用支撑晶圆和/或双面处理从第一表面到第二表面来穿透整个主体。特别是，在“双面”处理中，在其中一面执行并在对面重复执行蚀刻/扩散和掺杂的步骤。具体地，在蚀刻/扩散步骤期间，半导体材料的主体被蚀刻/扩散，并且用预掺杂材料(例如，多晶硅)填充沟槽和/或柱，以将沟槽和孔从第一表面和第ニ表面中的ー个延伸至小于100%的预定距离。应当注意的是，只需要沟槽的填充来提供晶圆的机械强度。另ー方面，柱可以是完全或部分填充的。一旦形成并填充了部分沟槽/柱，则通过将掺杂剂从预掺杂材料推至预填充沟槽/柱中，例如，通过高温扩散，用η型或ρ型掺杂剂进行掺杂。在完成该阶段之后，在相对面执行沟槽/柱的蚀刻，以与第一表面上的图样匹配。下一歩延伸沟槽/柱，以与掺杂部分相遇，并且根据使用的掺杂剂，再次用η型或ρ型掺杂剂掺杂，以与来自第一表面的掺杂剂匹配。沟槽/柱可以在第二表面(背面)上部分填充或完全填充。因此，可以制造完全延伸穿过主体厚度的电极，而不需要支撑晶圆。然而，为了简化制造过程，设想至少在ー些实施方式中，根据“单面”处理来制造3D沟槽检测器。如在该说明书中使用的，单面处理意味着优选地从一面(例如，正面)蚀刻第一电极和第二电极，但是并不是穿透主体来蚀刻，而是保留大约5%至10%的主体厚度完好。除了 SiO2的薄保护层或其所应用的其他保护材料之外，主体的第二表面(或背面)保持未处理。表I中给出了基于选择的掺杂剂根据本发明制造的六边形类型的3D沟槽检测器的示例性配置。表I :根据本发明制造的六边形类型的3D沟槽检测器的示例性构造

权利要求
1.ー种福射检测器,包括 半导体材料，具有主体厚度并在上面限定了与第二表面相対的第一表面，所述第二表面与所述第一表面相隔所述主体厚度； 第一电极，限定三维(3D)沟槽并沿所述主体厚度从所述第一表面和所述第二表面中的ー个或两个延伸至主体中；以及 限定3D柱的第二电极，所述第二电极也沿所述主体厚度从所述第一表面和第二表面中的ー个或两个延伸至所述主体中， 其中，所述第一电极环绕所述第二电极，使得所述第一电极和第二电极基本上彼此平行且同心，以及 其中，所述第一电极和所述第二电极彼此相隔由包含在所述第一电极和所述第二电极之间的半导体主体的区域所确定的预定距离。
2.根据权利要求I所述的辐射检测器，其中，所述第一电极和所述第二电极均从所述第一表面和所述第二表面中的同一表面延伸至所述半导体的所述主体中。
3.根据权利要求I所述的辐射检测器，其中，所述第一电极和所述第二电极从与所述第一表面和所述第二表面中的ー个表面不同的表面延伸至所述半导体的所述主体中。
4.根据权利要求I、2或3所述的辐射检测器，其中，所述第一电极和所述第二电极延伸至所述半导体的所述主体中，以到达小于等于所述主体厚度的95%的深度。
5.根据权利要求I所述的辐射检测器，其中，所述第一电极和所述第二电极从所述第一表面和所述第二表面中的一个穿过100%整个所述主体厚度完全延伸到所述第一表面和所述第二表面中的另ー个。
6.根据权利要求I至5中的任ー项所述的辐射检测器，其中，所述第一电极包括第一导电类型掺杂剂，所述第二电极包括不同于所述第一导电类型掺杂剂的第二导电类型掺杂齐U，其中，所述半导体的所述主体掺杂有所述第一导电类型掺杂剂和所述第二导电类型掺杂剂中的ー种。
7.根据权利要求I至6中的任ー项所述的辐射检测器，其中，所述第一电极限定了矩形条沟槽，并且所述第二电极限定了配置在所述矩形条沟槽的中心中的矩形条柱。
8.根据权利要求I至6中的任ー项所述的辐射检测器，其中，所述第一电极限定了具有多边形或圆形横截面的沟槽，并且所述第二电极限定了具有多边形或圆形横截面的柱。
9.根据权利要求8所述的辐射检测器，其中，所述第一电极限定了具有六边形横截面的沟槽，并且所述第二电极限定了具有六边形或圆形横截面的柱。
10.根据权利要求8所述的辐射检测器，其中，限定多边形横截面的沟槽的所述第一电极在所述多边形横截面的每侧均具有间隙。
11.根据权利要求8所述的辐射检测器，其中，限定圆形横截面的沟槽的所述第一电极具有ー个或多个间隙。
12.根据权利要求I至9中的任ー项所述的辐射检测器，其中，在所述半导体材料的所述主体与所述第二电极相接合的区域处形成了半导体结，所述第二电极限定中心结电扱。
13.根据权利要求I至9中的任ー项所述的辐射检测器，其中，在所述半导体材料的所述主体与所述第一电极相接合的区域处形成有半导体结，所述第一电极限定外环结。
14.根据权利要求I至13中的任ー项所述的辐射检测器，其中，预定偏压被施加至所述第一电极和所述第二电极，使得在所述第一电极和所述第二电极之间产生电场。
15.根据权利要求14所述的辐射检测器，其中，所述第一电极处的电场强度基本上等于所述第二电极处的电场强度。
16.根据权利要求14所述的辐射检测器，其中，所述第一电极和所述第二电极之间的电场强度在包含于所述第一电极和所述第二电极之间的所述半导体的主体的整个体积中基本上是均匀的。
17.根据权利要求I至16中的任ー项所述的辐射检测器，其中，所述半导体的所述主体为掺杂有P型掺杂剂或η型掺杂剂掺杂的所述半导体材料的单晶。
18.根据权利要求17所述的辐射检测器，其中，所述第一电极包含P型导电类型掺杂齐U，并且所述第二电极包含η型导电类型掺杂剂。
19.根据权利要求17所述的辐射检测器，其中，所述第一电极包含η型导电类型掺杂齐U，并且所述第二电极包含P型导电类型掺杂剂。
20.根据权利要求18或19所述的辐射检测器，其中，所述半导体材料为硅(Si)、锗(Ge)、硅锗(Si1Jex，其中，χ大于O且小于I)、碳化硅(SiC)、碲化镉(CdTe)或碲锌镉(CdZnTe)。
21.根据权利要求18或19所述的辐射检测器，其中，所述半导体材料为CdMnTe、HgI2, TIBr、HgCdTe, HgZnSe, GaAs, PbI2, AlSb, InP、ZnSe, ZnTe, PbO、Bil3、SiC、HgxBr1^xI2,HgxCdhI2' InI2,Ga3Se3,Ga2Te3,TIPbI3, Tl4HgI6'Tl3As2Se3' TlGaSe2 或 AgGaTe2，其中，χ 大于O且小于I。
22.根据权利要求18所述的辐射检测器，其中，所述半导体材料为硅、锗、硅锗或碳化娃，以及 其中，所述P型导电类型掺杂剂包括3族元素中的至少ー种，所述η型导电类型掺杂剂包含5族元素中的至少ー种。
23.根据权利要求22所述的辐射检测器，其中，所述半导体材料为硅，并且电极的掺杂剂为硼、神、磷或镓。
24.根据权利要求22所述的辐射检测器，其中，在所述半导体材料的体积中，电极的掺杂浓度在大约IO16CnT3至大约102°cm_3 (每立方厘米的原子)的范围内。
25.根据权利要求24所述的辐射检测器，其中，在所述半导体材料的体积中，电极的所述掺杂浓度为大约IO19CnT3 (每立方厘米的原子)。
26.根据权利要求I至25中的任ー项所述的辐射检测器，还包括与所述第二电极同心的多个保护环， 其中，所述保护环形成在所述第一表面和所述第二表面中的所述第二电极从其开始延伸至所述主体中的ー个上，以及 其中，所述保护环由P型掺杂剂和η型掺杂剂中的至少ー种形成。
27.根据权利要求I至26中的任ー项所述的辐射检测器，其中，所述半导体材料的所述主体厚度在200μπι与2000μπι之间的范围内。
28.根据权利要求27所述的辐射检测器，其中，所述半导体材料的所述主体厚度在200μπι与500μπι之间的范围内。
29.根据权利要求I至28中的任ー项所述的辐射检测器，其中，将所述第一电极和所述第二电极隔开的所述预定距离在30 μ m与500 μ m之间的范围内。
30.根据权利要求29所述的辐射检测器，其中，所述第一电极和所述第二电极间隔的所述预定距离在ΙΟΟμπ 与500μπ 之间的范围内。
31.根据权利要求I至230中的任ー项所述的辐射检测器，其中，限定所述3D沟槽的所述第一电极的宽度以及限定所述3D柱的所述第二电极的直径基于电压、电阻、掺杂剂选择、半导体材料、或半导体尺寸的应用需求来确定。
32.根据权利要求I至30中的任ー项所述的辐射检测器，其中，限定所述3D沟槽的所述第一电极具有在5μπι至30μπι范围内的预定沟槽宽度，并且限定所述3D柱的所述第二电极具有在5μπι至IOym范围内的柱直径。
33.根据权利要求32所述的辐射检测器，其中，限定所述3D沟槽的所述第一电极具有大约10 μ m的预定沟槽宽度，并且限定所述3D柱的所述第二电极具有大约10 μ m的柱直径。
34.根据权利要求I所述的辐射检测器，其中，限定所述3D沟槽的所述第一电极具有预定沟槽宽度，所述预定沟槽宽度限定一死区，所述死区小于等于包含在所述第一电极和所述第二电极之间的所述主体的区域的16%。
35.ー种多像素辐射检测器，包括 多个相邻定位的辐射检测单元，每个辐射检测单元包括半导体材料，具有主体厚度并在上面限定与第二表面相対的第一表面，所述第二表面与所述第一表面相隔所述主体厚度；第一电极，限定三维(3D)沟槽并沿所述主体厚度从所述第一表面和第二表面中的ー个(或两个)延伸至所述主体中；以及限定了 3D柱的第二电极，所述第二电极也沿所述主体厚度从所述第一表面和所述第二表面中的ー个(或两个)延伸至所述主体中，其中，所述第一电极环绕所述第二电极，使得所述第一电极和第二电极基本上彼此平行且同心，并且其中，所述第一电极和所述第二电极彼此相隔由包含在所述第一电极和所述第二电极之间的所述主体的区域所确定的预定距离，以及 其中，所述相邻的检测单元共享所述第一电极的至少一部分。
36.根据权利要求35所述的多像素辐射检测器，其中，两个相邻的辐射检测单元的第ニ电极之间的距离等于所述第一电极和所述第二电极相隔的所述预定距离与电极厚度之和的两倍。
37.ー种辐射检测器系统，包括根据权利要求35所述的多像素辐射检测器；专用集成电路(ASIC)，连接至所述多像素辐射检测器用于从所述多像素辐射检测器接收信号；以及微控制器，与所述ASIC连接用于控制所述ASIC。
38.ー种条状辐射检测器，包括 彼此相邻配置的多个辐射检测单元， 其中，所述多个辐射检测单元中的每ー个均包括根据权利要求7所述的ー个辐射检测器，以及其中，相邻的检测单元共享所述第一电极的至少一部分。
39.一种辐射检测器的制造方法，包括 提供半导体材料，所述半导体材料具有主体厚度并在其上限定与第二表面相対的第一表面，所述第二表面与所述第一表面相隔所述主体厚度；以及 在所述主体的外围周围形成沟槽，所述沟槽具有预定宽度并沿所述主体厚度从所述第一表面和所述第二表面中的ー个(或两个)延伸至所述主体中； 在所述主体的中心中且在距所述沟槽的预定距离处形成孔，所述孔也具有所述预定宽度并沿所述主体厚度从所述第一表面和所述第二表面中的ー个(或两个)延伸至所述主体中， 用η型掺杂剂或P型掺杂剂掺杂所述沟槽，并且激活所述沟槽掺杂剂使得在所述沟槽中形成第一电极；以及 用η型掺杂剂或P型掺杂剂掺杂所述孔，并且激活所述孔掺杂剂使得在所述孔中形成第二电极。
40.根据权利要求39所述的方法，其中，形成步骤包括分别在所述主体的所述外围周围和中心蚀刻或扩散一部分半导体材料，以及 其中，所述掺杂和激活步骤包括分别将所述η型掺杂剂和所述P型掺杂剂中的ー种注入到所述沟槽和所述孔的每ー个中并退火。
41.根据权利要求40所述的方法，其中，所述形成步骤包括分别在所述半导体材料的所述主体的外围周围和中心蚀刻或扩散小于等于所述半导体材料的所述主体厚度的95%的一部分半导体材料。
42.根据权利要求40所述的方法，其中，所述形成步骤包括分别在所述半导体材料的所述主体的外围周围和中心进行蚀刻或扩散，以从所述第一表面和所述第二表面中的ー个穿过所述半导体材料的所述主体厚度的100%朝所述第一表面和所述第二表面中的另ー个延伸。
43.根据权利要求39所述的方法，其中，所述形成步骤包括(i)分别在所述半导体材料的主体的外围周围和中心蚀刻或扩散一部分半导体材料，以将所述沟槽和所述孔从所述第一表面和所述第二表面中的一个穿过小于所述半导体材料的所述主体厚度的100%朝相对表面延伸，(ii)用η型掺杂剂或P型掺杂剂填充并掺杂所述沟槽和/或所述孔，(iii)分别在所述主体厚度的外围周围和中心从所述相对表面蚀刻或扩散一部分半导体材料，来匹配所述第一表面上的沟槽/孔的图样，以将所述沟槽和所述孔延伸至所述半导体的剰余主体厚度直至100%的半导体材料厚度，从而所述沟槽和所述孔从所述第一表面延伸到所述第二表面，(iv)用与所述第一表面上的掺杂剂相匹配的η型掺杂剂或P型掺杂剂掺杂所述沟槽或所述孔的剰余部分，以及(V)激活所述沟槽和所述孔掺杂剂，使得在其中形成所述第ー电极和所述第二电极。
44.根据权利要求39、40、41、42或43所述的方法，其中，形成所述沟槽包括形成具有圆形横截面或第一多边形横截面的沟槽，以及 其中，形成所述孔包括形成具有圆形横截面或第二多边形横截面或圆形横截面的孔。
45.根据权利要求44所述的用于制造辐射检测器的方法，其中，形成所述沟槽包括形成具有带ー个或多个间隙的所述圆形横截面的沟槽或者形成具有在所述多边形横截面的每侧都带间隙的所述第一多边形横截面的沟槽。
46.根据权利要求44所述的用于制造辐射检测器的方法，其中，所述第一多边形横截面和所述第二多边形横截面包括矩形横截面和六边形横截面中的ー个。
47.根据权利要求46所述的方法，还包括在所述半导体材料的主体与所述第一电极和所述第二电极中的ー个相接合的区域处形成半导体结，其中，所述半导体结分别限定了中心结电极和外环结中的ー个。
48.根据权利要求44所述的方法，其中，从与所述第一表面和所述第二表面中的所述ー个表面相同的表面执行形成所述沟槽和所述孔的这两个步骤。
49.根据权利要求44所述的方法，其中，从与所述第一表面和所述第二表面中的所述ー个表面不同的表面执行形成所述沟槽和所述孔的这两个步骤。
50.根据权利要求39至49中的任一项所述的方法，其中，形成步骤包括分别在所述主体的所述外围周围和所述中心将P型离子化掺杂剂材料和η型离子化掺杂剂材料中的ー种注入到等于平均离子范围的预定深度。
51.一种用于制造多像素辐射检测器的方法，包括 形成彼此相邻配置的多个辐射检测单元， 其中，所述多个辐射检测单元中的每ー个均包括根据权利要求44所述的方法制造的ー个辐射检测器，以及 其中，相邻的检测单元共享所述第一电极的至少一部分。
52.一种检测器，包括 半导体材料，具有基本平行于第二表面的第一表面，所述第二表面与所述第一表面相隔所述半导体材料的预定厚度，其中 所述半导体材料的第一区域重掺杂第一导电类型掺杂剂至预定宽度，所述第一区域占据包含在所述第一表面和所述第二表面之间的所述半导体材料的外围体积，所述第一区域沿所述半导体材料的所述厚度从所述第一表面和所述第二表面中的ー个延伸， 所述半导体材料的第二区域重掺杂有第二导电类型掺杂剂至所述预定宽度，所述第二导电类型掺杂剂不同于所述第一导电类型掺杂剂，所述第二区域占据也包含在所述第一表面和所述第二表面之间的所述半导体材料的中心体积，所述第二区域也沿所述半导体材料的厚度从所述第一表面和所述第二表面中的ー个延伸， 所述第一区域环绕所述第二区域，使得所述第一区域和所述第二区域彼此基本平行且同心，以及 其中，所述第一区域和所述第二区域彼此间隔由包含在所述第一区域和所述第二区域之间的所述半导体材料的轻掺杂区域所确定的预定距离。
53.根据权利要求52所述的检测器，其中，所述第一区域和所述第二区域从所述第一表面或所述第二表面延伸至所述半导体材料中。
54.根据权利要求52所述的检测器，其中，所述第一区域和所述第二区域从所述第一表面和所述第二表面中的不同表面延伸至所述半导体材料中。
55.根据权利要求52、53或54所述的检测器，其中，所述第一区域和所述第二区域以预定深度延伸至所述半导体材料中，所述预定深度小于等于所述半导体材料的所述预定厚度的 95%。
56.根据权利要求52、53或54所述的方法，其中，所述第一区域和所述第二区域从所述第一表面和所述第二表面中的ー个完全穿过所述半导体材料的主体厚度延伸至所述第一表面和所述第二表面中的另ー个。
57.根据权利要求52至56中的任一项所述的检测器，其中，所述第一区域是通过蚀刻井随后用含有所述第一导电类型掺杂剂的材料填充所述外围体积来形成的，以及其中，所述第二区域是通过蚀刻井随后用含有所述第二导电类型掺杂剂的材料填充所述中心体积来形成的。
58.根据权利要求52至57中的任一项所述的检测器，其中，所述半导体材料轻掺杂有所述第一导电类型掺杂剂和所述第二导电类型掺杂剂中的ー种，以及 其中，在所述半导体材料与所述第一区域和所述第二区域中的ー个相接合的平面处形成有半导体结。
59.根据权利要求52至58中的任一项所述的检测器，其中，所述第一区域限定了六边形沟槽，并且所述第二区域限定了六边形或圆柱形柱。
60.—种多像素检测器,包括 彼此相邻配置的多个检测単元， 其中，所述多个检测单元中的每ー个均包括权利要求36中定义的检测器，以及 其中，相邻的检测单元共享所述第一区域的至少一部分。
61.一种辐射检测器系统，包括根据权利要求60所述的多像素辐射检测器、连接至所述多像素辐射检测器的用于从所述多像素辐射检测器接收信号的专用集成电路(ASIC)、以及连接至所述ASIC的用于控制所述ASIC的微控制器。
62.根据权利要求22所述的辐射检测器，其中，所述掺杂浓度足够高以充当简并半导体。
63.根据权利要求I至5中的任ー项所述的辐射检测器，其中，所述半导体由高Z半导体材料制成，电极由导电金属制成，其中，用于所述第一电极的导电金属和用于所述第二电极的导电金属可以相同或不同。
全文摘要
本发明披露了一种三维(3D)沟槽检测器以及制造该检测器的方法。3D沟槽检测器包括具有彼此相隔一主体厚度的第一表面和第二表面的半导体材料的主体，3D沟槽形式的第一电极、以及3D柱形式的第二电极。第一电极和第二电极沿主体厚度延伸至主体中。第一电极和第二电极彼此相隔预定电极距离，并且第一电极大致上沿两个电极延伸到主体中的整个距离环绕第二电极，使得这两个电极基本上彼此同心。制造方法包括围绕主体外围掺杂第一窄且深的区域，以形成第一电极，并且在主体的中心掺杂第二窄且深的区域，以形成第二电极。
文档编号G01T1/24GK102695967SQ201080058021
公开日2012年9月26日 申请日期2010年10月15日 优先权日2009年10月19日
发明者李正 申请人:布鲁克哈文科学协会有限责任公司