专利名称：一种多总线处理器模块通用自动测试装置的制作方法
技术领域：
本实用新型测试系统涉及一种多型、多总线模块的测试装置，特别涉及一种基于虚拟仪器技术设计而成的一种多总线处理器模块通用自动测试装置。
背景技术：
目前对于处理器模块的生产厂家来说，在处理器的设计和生产过程当中，采用的手段是一种总线的处理器模块设计一个主板。测试时根据被测模块总线的不一样，来选择不同总线的主板。这种设计方案缺乏通用性，同时它要求处理器模块的生产厂家熟悉处理器的总线的时序关系，而对一些厂家来说，由于文件档案的保存问题，很多原始的有关主板的资料都已经找不见了，如果现有的主板出现问题，则无法对生产的处理器模块进行性能测试。另一方面，现在对处理器性能的测试采用的手段是把连接有处理器的主板上的 RS-232接口通过连接电缆连接到计算机的RS-232接口，且每次测试时先在WindOWS98下安装IDE386软件，然后在IDE386下加载处理器的内测程序，最后启动Windows操作系统自带的超级终端来完成对处理器的测试。这种方式的缺点是当更换不同总线的处理器时，一方面必须更换处理器的连接盒，另外一方面由于处理器的测试程序不能自动加载，因此每次只能测试一个模块，测试结果也没办法自动输出报表。
发明内容为了克服上述现有技术的缺陷，本实用新型测试系统提供一种多总线处理器模块通用自动测试装置，能够实现对多型、多总线处理器模块的便携式机械加载、自动内测程序加载，所有引脚的通断性测试、自动性能测试和输出报表的功能。为了达到上述目的，本实用新型通用自动测试系统的技术方案是这样实现的一种多总线处理器模块通用自动测试装置，包括供电单元4，供电单元4均与工控机1、程控示波器2、程控电源3和信号获取子装置7的电源输入端相连接。工控机1的 RS-232接口与设备接入盒5的RS-232接口相连，通讯板8、矩阵开关9、万用表10、和数字 I/O控制板11则通过PXI总线插入信号获取子装置7的主板上，设备转接盒5的信号输入输出接口分别与信号获取子装置7的万用表10和数字I/O控制板11相连，设备转接盒5的电源输入端与程控电源3的电源输出端相连，工控机1的USB接口分别与程控示波器2和程控电源3的USB接口相连，工控机1通过插在其PCI总线的通讯卡的通讯口与信号获取子装置7的通讯板8的通讯口相连，程控示波器2的信号输入端与设备转接盒5的信号输出端相连，程控电源3的电源信号输出端与设备转接盒5的电源信号输入端相连。上面所述的信号获取子装置7包括通讯板8、矩阵开关9、万用表10和数字I/O控制板11。通讯板8、矩阵开关9、万用表10和数字I/O控制板11的板卡都是基于PXI总线的，插于信号获取子装置所在的PXI机箱的背板。矩阵开关9的信号输入端和万用表10的信号输出端通过连接电缆相连，矩阵开关9的信号输入端与数字I/O控制板11的信号输出端相连。上面所述的设备接入盒5包括总线插座10。被测处理器模块插入总线插座10内， 通过总线插座10的输入输出端与信号转接板12相连。本实用新型的特点、优点为(1)可以实现对被测处理器模块内测程序的自动加载；(2)不同种类的被测处理器模块的检测仅需通过更换不同的设备转接盒、便可实现对其的测试；(3)可以通过所设计的自动测试软件实现对各型处理器模块性能的测试；(4)该装置可实现对被测处理器模块所有信号引脚的通断和粘连性测试。(5)该装置还可实现对测试结果的录入和历史信息的查询以及测试报表的输出功能。
图1是本实用新型系统的组成框图图2是本实用新型系统中的内测程序的加载流程框图。图3是本实用新型系统的覆盖性测试的实现方法。
具体实施方式
以下结合附图对本实用新型系统的结构原理和工作原理作详细叙述。参照图1，一种多总线处理器模块通用自动测试装置，包括供电单元4。供电单元 4均与工控机1、程控示波器2、程控电源3和信号获取子装置7的电源输入端相连接，工控机1的RS-232接口与设备接入盒5的RS-232接口相连，通讯板8、矩阵开关9、万用表10、 和数字I/O控制板11则通过PXI总线插入信号获取子装置7的主板上。设备转接盒5的信号输入输出接口通过连接电缆6分别与信号获取子装置7的万用表10和数字I/O控制板11相连，设备转接盒5的电源输入端与程控电源3的电源输出端相连，工控机1的USB 接口分别与程控示波器2和程控电源3的USB接口相连，工控机1通过插在其PCI总线的通讯卡的通讯口与信号获取子装置7的通讯板8的通讯口相连，程控示波器2的信号输入端与设备转接盒5的信号输出端相连，程控电源3的电源信号输出端与设备转接盒5的电源信号输入端相连。上面所述的信号获取子装置7包括通讯板8、矩阵开关9、万用表10和数字I/O控制板11。通讯板8、矩阵开关9、万用表10和数字I/O控制板11的板卡都是基于PXI总线的，插在信号获取子装置所在的PXI机箱的背板上。矩阵开关9的信号输入端和万用表10 的信号输出端通过连接电缆相连，矩阵开关9的信号输入端与数字I/O控制板11的信号输出端通过连接电缆13相连。上面所述的设备接入盒5包括总线插座10，被测处理器模块插入总线插座10内， 通过总线插座10的输入输出端与信号转接板12相连。本实用新型的工作原理包括以下步骤步骤一按照上述连接关系保证装置中的所有模块正确连接。步骤二 给供电单元4上电，然后接通供电单元4上的开关，以给程控示波器2、信号获取子装置7供电；然后把被测的处理器模块插于总线插座10 ；步骤三启动工控机1，待工控机的操作系统正常运行后，启动被测处理器的测试软件；步骤四在测试软件中，首先运行该装置的模块自检程序，以实现对通讯板8、矩阵开关9、万用表10、数字I/O控制板11的自检，查看这些模块是否正常工作，本部分属于可选项，不一定每一次测试都需要执行该操作；步骤五给程控电源3供电，打开程控电源3上的面板开关，然后加载被测处理器模块的内测程序，当提示加载成功后，再运行被测处理器模块的性能测试程序，自动判断被测处理器模块是否正常工作；步骤六被测处理器模块的测试结果一方面可录入到本系统所带的数据库，同时也可以把测试结果作为报表输出。步骤七在测试软件中，选择“覆盖性测试”，则依据本实用新型的方法执行测试过程，然后把测试结果实时显示在屏幕上。本实用新型中设备接入盒的设计原理在上述实用新型方案中，设备接入盒5内的各硬件板卡通过螺丝与金属上盖板紧密连接，其间隙约半个插座的高度。该电路主要实现对被测处理器的I/O线的匹配、过流/ 过压保护、电源和信号线转接等功能。由于被测的处理器类型较多，设备接入盒5与被测处理器采用电缆连接，更换被测处理器时，只需连接相应的设备接入盒5即可。连接电缆的一端与设备接入盒5的接口设有自动识别芯线，另外一端与被测件相连。当把处理器模块接入所设计的通用设备接入盒5后，首先对测试设备进行自检和自校准。在确认测试设备工作正常后，给处理器加电，然后进行内测程序的加载，待加载成功后，再运行内测程序的测试子程序，并把测试结果回读回来。设备接入盒5的前面板上布有七个指示灯和一个自检航插头和三个DB9接头。“电源”、“故障，，指示灯分别指示设备接入盒5供电状况和工作的状态情况，“模块1，，到“模块 5”指示灯分别指示测试模块所安插的测试插座号。设备接入盒5在其上设计了模块测试插座，通常情况下，每个设备接入盒5上的测试插座与某个特定的被测处理器模块对应，处理器模块从上向下插入，并有防止插错的标记。每个模块上有电源指示灯、模块故障指示灯和模块指示灯。当某一个处理器模块正常插入时，模块指示灯会亮。(1)处理器内测程序的加载与通讯方法处理器的内测程序放置在活存，每次在处理器上电后，先需要把内测程序加载到活存中，但是下电后，内测程序也随之自动卸载。以前每次进入IDE 386的运行环境，通过加载IDE 386程序来下载程序，该程序运行结束后，会提示加载成功。但是由于IED386程序只能在Windows 98下运行(而目前多数电脑未安装windows 98操作系统)，同时IDE 386 程序也没有办法融合到测试软件中去。在本专利申请中首先通过程控电源给处理器供电，在LabVIEW环境下设计了一种下载Intel指令的方法，接下来通过串口把这些指令下载到活存中。指令下载流程如图2所示。在图2中，先对串口进行初始化，然后设置串口的缓存器大小，并发送指令“BWC”，从串口读取6个字节的字符，如何读取的字符正确，则向串口发送数据，如何发送完毕，则结束本次发送数据的过程。(2)基本性能测试的实现方法处理器的测试内容比较多，有处理器测试、在板RAM测试、在板Flash测试等测试项。对这些信息的获取可通过内测程序来实现，而基本性能测试则是把内测程序的运行结果回读过来。由于处理器模块都有RS-232串口信号线，因此本专利的做法是在LabVIEW下通过VISA的串口函数把测试结果进行回读。所述的覆盖性测试的方法，具体如下一、测试原理在处理器模块的测试过程中，需要进行处理器模块的覆盖性测试，也就是测试处理器模块各个引脚是否有短路和断路情况，并把出现故障的引脚号标记出来，最终存储在故障数据库中。在本测试设备中采用分组法来测试处理器模块各引脚的粘连性和通断性。 不管是LBE总线处理器模块、还是VME总线处理器模块，其信号引脚都可分为以下几组地址线组、数据线组、控制线组、空引脚组、电源组和地线组。二、测试基本步骤第一步组内的通断性测试通断性测试主要针对电源组和地线组，组内测试是为了保证所有的引脚是连通的。第二步组间的粘连性测试按照上述的分组原则，顺序执行组间的测试，以保证所有的组间信号没有粘连。三、覆盖性测试的实现方法在本系统中采用2X256开关模块配合万用表模块执行覆盖性测试。在执行组内信号的通断性测试时把组内的信号分成两组，这两组分别挂到开关模块的两个行上，在如图3所示的系统实现原理图中，R0，Rl代表矩阵开关的行，CO, Cl，C2… C255代表列。“HI和“R0”指的是万用表模块10的输入接口需要连接的信号端。当把每一组信号挂在开关模块的列上，然后用万用表测试两个行“R0”和“R1 ”之间的电阻值，如果测试出的阻值大于设定的阻值，则认为该组信号内部通断正常。在执行组间信号的粘连性测试时，把组内的信号分成两组，这两组分别挂到开关模块的两个行“R0”和“R1”上。然后用万用表测试两个行之间的电阻值。如果测试出的阻值大于设定的阻值，则认为没有信号粘连，程序继续执行下一组的组间测试；如果测试出的阻值小于设定的阻值，则认为有信号粘连，于是把其中一组的每一个信号和目前测试的组再进行多次测试，循环执行上述过程，直到找见两个粘连的信号组。
权利要求1.一种多总线处理器模块通用自动测试装置，包括供电单元(4)，其特征在于，供电单元⑷均与工控机(1)、程控示波器(2)、程控电源(3)和信号获取子装置(7)的电源输入端相连接，工控机(1)的RS-232接口与设备接入盒(5)的RS-232接口相连，通讯板(8)、 矩阵开关(9)、万用表(10)、和数字I/O控制板(11)则通过PXI总线插入信号获取子装置(7)的主板上，设备转接盒(5)的信号输入输出接口与分别与信号获取子装置(7)的万用表(10)和数字I/O控制板(11)相连，设备转接盒(5)的电源输入端与程控电源(3)的电源输出端相连，工控机(1)的USB接口分别与程控示波器(2)和程控电源(3)的USB接口相连，工控机(1)通过插在其PCI总线的通讯卡的通讯口与信号获取子装置(7)的通讯板(8)的通讯口相连，程控示波器(2)的信号输入端与设备转接盒(5)的信号输出端相连，程控电源(3)的电源信号输出端与设备转接盒(5)的电源信号输入端相连。
2.根据权利要求1所述的装置，其特征在于，所述的信号获取子装置(7)包括通讯板 (8)、矩阵开关(9)、万用表(10)和数字I/O控制板(11)，通讯板(8)、矩阵开关(9)、万用表(10)和数字I/O控制板(11)的板卡都是基于PXI总线的，插于信号获取子装置所在的 PXI机箱的背板上，矩阵开关(9)的信号输入端和万用表(10)的信号输出端通过连接电缆相连，矩阵开关(9)的信号输入端与数字I/O控制板(11)的信号输出端相连。
3.根据权利要求1所述的装置，其特征在于，所述的设备接入盒(5)包括总线插座 (10)，被测处理器模块插入总线插座(10)内，通过总线插座(10)的输入输出端与信号转接板(12)相连。
专利摘要一种多总线处理器模块通用自动测试装置，包括供电单元，供电单元均与工控机、程控示波器、程控电源和信号获取子装置相连接，工控机与设备接入盒相连，设备转接盒分别与万用表和数字I/O控制板相连，设备转接盒的与程控电源的相连，工控机与程控示波器、程控电源和通讯板相连，程控示波器和程控电源与设备转接盒相连，本实用新型测试系统主要实现对不同型号不同总线处理器模块的便携式机械加载、内测程序的自动加载、性能的自动测试以及模块所有引脚的断短性测试。利用本系统的测试硬件，配合开发的测试软件，可实现对处理器模块的自动识别、内测程序的自动加载，性能测试结果的实时显示以及报表输出等功能。
文档编号G01R31/02GK202230152SQ20112033101
公开日2012年5月23日 申请日期2011年9月5日 优先权日2011年9月5日
发明者贾恵芹 申请人:西安石油大学