专利名称：一种交流电压检测电路及其方法和安规电容放电电路的制作方法
技术领域：
本发明涉及交流电路，更具体地说，本发明涉及交流电路中的交流电压检测电路。
背景技术：
如今，许多电子设备均需要直流电压供电，而该直流电压通常由交流电压转换而来。图I示出了 AC/DC(交流转直流)电路的电路结构示意图。如图I所示,AC/DC电路包括全桥整流器101及DC/DC (直流转直流)电路102。全桥整流器101从交流电源100获得交流电压VIN，将其转换为一不控直流电压VDC，并通过DC/DC电路将该不控直流电压VDC转换为所需的直流电压提供给负载。在图I中，X电容(安规电容)CX耦接在交流电源100的两端，以改善AC/DC电路的EMI特性。电容Cl与全桥整流器101并联，具有滤波及储能的作用。在实际应用中，当AC/DC电路与交流电源100断开时，X电容CX将会因放电不及时而有电荷残留，可能引发安全事故。因此当AC/DC电路从交流电源100断开时，需要对X电容CX放电。对交流电压VIN进行检测，可以使AC/DC电路与交流电源100断开时及时对X电容CX放电。
发明内容
考虑到现有技术的一个或多个技术问题，提出交流电压检测电路，以便及时地检测交流电源的状况，从而可以及时对X电容放电。根据本技术的实施例，提出了一种交流电压检测电路，包括整流电路，具有第一 输入端,第二输入端和输出端，其中所述第一输入端和第二输入端稱接至交流电源接收交流电压，基于所述交流电压，所述输出端输出整流信号；检测电路，具有输入端和输入端，其中所述输入端耦接至整流电路的输出端接收整流信号，基于所述整流信号，所述输出端输出方波信号；以及断电指示电路，具有输入端和输出端，其中所述输入端耦接至检测电路接收方波信号，基于所述方波信号，所述输出端输出断电指示信号。根据本技术的实施例，还提出了一种检测交流电源的方法，包括采用整流电路对交流电压进行整流，得到整流信号；将整流信号进行延时，得到延时整流信号；比较整流信号和延时整流信号的值，根据比较结果，得到方波信号；检测方波信号，在方波信号的每一周期产生一个脉冲信号；以及基于脉冲信号的脉冲间隔时长，输出断电指示信号；其中当脉冲信号的脉冲间隔时长大于预设值时，断电指示信号有效，表明交流电源接入异常，当脉冲信号的脉冲间隔时长小于预设值时，断电指示信号无效，表明交流电源接入正常。根据本发明上述各方面的交流电压检测电路及其控制方法，能够快速地检测到交流电源是否正常接入，并用于指导其它电路的工作，尤其是X电容的放电控制。
为了更好的理解本发明，将根据以下附图对本发明进行详细描述图I示出了现有技术中的AC/DC电路示意图2示出了根据本发明一实施例的交流电压检测电路200的电路结构示意图；图3示出了图2中的交流电压检测电路200的信号波形图；图4示出了根据本发明一实施例的交流电压检测电路400的电路结构示意图；图5示出了根据本发明一实施例的交流电压检测电路500的电路结构示意图；图6示出了根据本发明一实施例的计时电路207的电路结构示意图； 图7示出了图6所示的计时电路207中的信号波形示意图；图8a示出了根据本发明一实施例的X电容放电电路的电路结构示意图；图8b示出了根据本发明一实施例的X电容放电电路的电路结构示意图；图9示出了根据本发明实施例的检测交流电压的方法90的流程示意图。
具体实施例方式下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是不必采用这些特定细节来实行本发明。在其他实例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。在整个说明书中，对“ 一个实施例”、“实施例”、“ 一个示例”或“示例”的提及意味着结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。应当理解，当称元件“连接到”或“耦接到”另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。图2示出了根据本发明一实施例的交流电压检测电路200的电路结构示意图。所示交流电压检测电路200包括整流电路210，具有第一输入端，第二输入端和输出端，其中所述第一输入端和第二输入端耦接至交流电源100接收交流电压VIN，基于所述交流电压VIN，所述输出端输出整流信号HV ;检测电路201，具有输入端和输出端，其中所述输入端耦接至整流电路210的输出端接收整流信号HV，基于所述整流信号HV，所述输出端输出方波信号SP ;以及断电指示电路202，具有输入端和输出端，其中所述输入端耦接至检测电路201接收方波信号SP，基于所述方波信号SP，所述输出端输出断电指示信号BRE。在一个实施例中，所述交流电压检测电路200还包括分压电路。所述分压电路耦接在整流电路210的输出端和地之间，对整流信号HV进行分压，以使分压后的整流信号处于检测电路201的输入范围内。分压电路是本领域的公知常识，为简便起见，不作具体阐述。本领域普通技术人员应该知道，若整流信号HV的电压值在检测电路201的输入范围内，则分压电路可省略不用。为叙述简便起见，下文中输入到检测电路201中的信号不再强调其是否经过分压电路的分压。本领域普通技术人员应该理解，下文所述的整流信号HV既包括直接由整流电路201输出的整流信号，也包括经过分压电路分压后的整流信号。
在一个实施例中，所述检测电路201包括延时电路203，具有输入端和输出端，其中所述输入端耦接至整流电路210的输出端接收整流信号HV，所述输出端提供延时整流信号HVD ;以及检测比较器204,具有第一输入端(正相输入端)，第二输入端(反相输入端)和输出端，其中所述第一输入端耦接至整流电路210的输出端接收整流信号HV，所述第二输入端耦接至延时电路203的输出端接收延时整流信号HVD，基于整流信号HV和延时整流信号HVD,所述检测比较器204在输出端输出方波信号SP。在一个实施例中，所述断电指示电路202包括上升沿触发器205，具有输入端和输出端，其中所述输入端耦接至检测电路201的输出端接收方波信号SP，基于所述方波信号SP，所述输出端在方波信号SP的上升沿时输出上 升沿脉冲信号211 ;下降沿触发器206，具有输入端和输出端，其中所述输入端耦接至检测电路201的输出端接收方波信号SP，基于所述方波信号SP，所述输出端在方波信号SP的下降沿时输出下降沿脉冲信号212 ;叠加电路208，具有第一输入端，第二输入端和输出端，其中所述第一输入端耦接至上升沿触发器205的输出端，所述第二输入端耦接至下降沿触发器206的输出端，所述输出端输出叠加脉冲信号213 ;以及计时电路207，具有输入端和输出端，其中所述输入端耦接至叠加电路208的输出端接收叠加脉冲信号213，基于叠加脉冲信号213，所述输出端输出断电指示信号BRE ;其中所述计时电路207对叠加脉冲信号213进行计时，当叠加脉冲信号213的脉冲间隔时间小于或等于第一预设值PTl时，所述断电指示信号BRE无效，当叠加脉冲信号213的脉冲间隔时间大于第一预设值PTl时，所述断电指示信号BRE有效。图3示出了图2中所示交流电压检测电路200中的各信号的波形示意图。下面结合图2和图3来说明交流电压检测电路200的工作过程。在时段Tl，交流电源100接入正常。整流信号HV具有如图3中所示的波形。经过延时电路203的延时，得到比整流信号HV落后一定相位值的延时整流信号HVD。整流信号HV和延时整流信号HVD的相位差与延时电路203的延时时间成正比，延时时间越长，相位差越大。检测比较器204比较整流信号HV和延时整流信号HVD的大小，得到方波信号SP。在一个实施例中，检测比较器204的正相输入端接收整流信号HV，反相输入端接收延时整流信号HVD。如图3所示，当整流信号HV大于延时整流信号HVD时，方波信号SP为高电平；当整流信号HV小于延时整流信号HVD时，方波信号SP为低电平。上升沿触发器205和下降沿触发器206接收方波信号SP。在方波信号SP的每一个上升沿，上升沿触发器205输出上升沿脉冲211 ;在方波信号SP的每一个下降沿，下降沿触发器206输出下降沿脉冲212。叠加电路208将上升沿脉冲211和下降沿脉冲212相叠加，得到叠加脉冲信号213。在一个实施例中，叠加电路208包括或门电路。计时电路207接收叠加脉冲信号213，对叠加脉冲信号213的脉冲间隔时间进行计时。在一个实施例中，当叠加脉冲信号213的脉冲间隔时间小于第一预设值PTl时，计时电路207输出的断电指示信号BRE为低电平，即断电指示信号BRE处于无效状态，表明此时交流电源100连接正常。在时段T2，交流电源100断开。由于X电容(安规电容)的作用，整流信号HV和延时整流信号HVD不能立即降为零，具有图3所示的波形。方波信号SP保持为低电平。上升沿脉冲信号211，下降沿脉冲信号212及叠加脉冲信号213中无脉冲产生。此时叠加脉冲信号213的脉冲间隔时长超过了第一预设值PT1，因此计时电路207所输出的断电指示信号BRE为高电平，即断电指示信号BRE有效，表明此时交流电源100工作不正常。图3所示交流电源100在整流信号HV的波形上升期间断开，使得在时段T2中，整流信号HV的值比延时整流信号HVD的值要大。本领域普通技术人员应该知道，交流电源100在不同时刻断开，将导致整流信号HV和延时整流信号HVD具有不同的值，比如在交流电源100在整流信号HV的波形下降期间断开时，将使得整流信号HV的值小于延时整流信号HVD的值，从而将使方波信号SP保持为高电平。假如方波信号SP保持为高电平，则在上升沿脉冲信号211，下降沿脉冲信号212及叠加脉冲信号213中同样无脉冲产生。即断电指示信号BRE还是能够准确地指示交流电源100是否断开。在时段T3，交流电源100重新接入。整流信号HV和延时整流信号HVD具有如图3中时段T3所示的波形。在交流电源100重新接入后，整流信号HV和延时整流信号HVD由于相位差的关系使得方波信号SP再次具有在时段Tl中所示的波形。在方波信号SP的每一个上升沿，上升沿触发器205输出上升沿脉冲211 ;在方波信号SP的每一个下降沿，下降沿触发器206输出下降沿脉冲212。叠加电路208将上升沿脉冲211和下降沿脉冲212相叠力口，得到叠加脉冲信号213。计时电路207接收叠加脉冲信号213，对叠加脉冲信号213的脉冲间隔时间进行计时。此时叠加脉冲信号213的脉冲间隔时间小于第一预设值PTl时， 计时电路207输出的断电指示信号BRE为低电平，即断电指示信号BRE处于无效状态，表明此时交流电源100连接正常。在一个实施例中，交流电源100具有工频频率50Hz，即交流电压VIN的周期为20mS。整流信号HV和延时整流信号HVD的频率为交流电压VIN的频率的两倍，即整流信号HV和延时整流信号HVD的周期为10mS。从图3中可以看出，在交流电源100正常接入时，方波信号SP具有和整流信号HV —致的频率，即方波信号的周期也是10mS。因此，在交流电源100正常接入时，上升沿脉冲信号211和下降沿脉冲信号212的脉冲间隔时间均为10mS，而叠加脉冲信号213的脉冲间隔时间为5mS。因此，计时电路207中的第一预设值PTl的值可以是一个大于5mS的值。即第一预设值PTl的值要大于在交流电源100正常接入时叠加脉冲信号213的脉冲间隔时长，例如7mS。在实际应用中，可根据交流电压VIN的频率及系统要求要设定第一预设值PTl。图4示出了根据本发明一实施例的交流电压检测电路400示意图。与图2中的交流电压检测电路200相比，在该实施例中，所述断电指示电路402包括上升沿触发器205，具有输入端和输出端，其中所述输入端耦接至检测电路201的输出端接收方波信号SP，基于所述方波信号SP，所述输出端在方波信号SP的上升沿时输出上升沿脉冲信号211 ;以及计时电路207，具有输入端和输出端，其中所述输入端耦接至上升沿触发器205的输出端接收上升沿脉冲信号211，基于上升沿脉冲信号211，所述输出端输出断电指示信号BRE;其中所述计时电路207对上升沿脉冲信号211进行计时，当上升沿脉冲信号211的脉冲间隔时间小于或等于第二预设值PT2时，所述断电指示信号BRE无效，当上升沿脉冲信号211的脉冲间隔时间大于第二预设值PT2时，所述断电指示信号BRE有效。如前文所述，在交流电源100正常接入时，上升沿脉冲信号211的脉冲间隔时长是叠加脉冲信号213的脉冲间隔时长的两倍，因此在断电指示电路402中，第二预设值PT2的值大于断电指示电路202中的第一预设值PT1，即第二预设值PT2的值要大于在交流电源100正常接入时上升沿脉冲信号211的脉冲间隔时长。图4所示的交流电压检测电路400与图2所示的交流电压检测电路200的工作原理相同，为叙述简明，此处不再详细阐述。
图5示出了根据本发明一实施例的交流电压检测电路500示意图。与图2中的交流电压检测电路200相比，在该实施例中，所述断电指示电路502包括下降沿触发器206，具有输入端和输出端，其中所述输入端耦接至检测电路201的输出端接收方波信号SP，基于所述方波信号SP，所述输出端在方波信号SP的下降沿时输出下降沿脉冲信号212 ;以及计时电路207，具有输入端和输出端，其中所述输入端耦接至下降沿触发器206的输出端接收下降沿脉冲信号212，基于下降沿脉冲信号212，所述输出端输出断电指示信号BRE;其中所述计时电路207对下降沿脉冲信号212进行计时，当下降沿脉冲信号212的脉冲间隔时间小于或等于第三预设值PT3时，所述断电指示信号BRE无效，当下降沿脉冲信号212的脉冲间隔时间大于第三预设值PT3时，所述断电指示信号BRE有效。如前文所述，在交流电源100正常接入时，下降沿脉冲信号212的脉冲间隔时长与上升沿脉冲信号211的脉冲间隔时长相同。因此第三预设值PT3的值与第二预设值PT2的值相同，即第三预设值PT3的值要大于在交流电源100正常接入时下降沿脉冲信号212的 脉冲间隔时长。图5所示的交流电压检测电路500与图2所示的交流电压检测电路200的工作原理相同，为叙述简明，此处不再详细阐述。图6示出了根据本发明一实施例的计时电路207的电路结构示意图。如图6所示，计时电路207包括充电电流源II，具有第一端和第二端，所述第一端耦接至芯片电源VCC,所述第二端提供充电电流；电容C2，具有第一端和第二端，所述第一端耦接至充电电流源Il的第二端接收充电电流，所述第二端接地；计时开关M1，具有第一端，第二端和控制端，所述第一端耦接至电容C2的第一端，所述第二端接地，所述控制端耦接至所述计时电路207的输入端，基于所述计时电路的输入端接收到的信号，所述计时开关Ml或开通或关断；以及计时比较器602，具有第一输入端，第二输入端和输出端，其中所述第一输入端耦接至电容C2的第一端，所述第二输入端接收基准电压VREF，基于电容上的电压VC和基准电压VREF，所述计时比较器602在输出端输出断电指示信号BRE。在一个实施例中，交流电压检测电路和DC/DC电路102被集成于同一块的芯片中，所述芯片电源VCC由DC/DC电路102提供。在一个实施例中，交流电压检测电路单独集成在一块芯片上，芯片电源VCC可以由其它电源电路提供，也可以DC/DC电路102提供。图7示出了图6所示的计时电路207中的信号波形示意图。图6所示的计时电路可用于图2，图4以及图5中任一交流电压检测电路中。下面以图6所示的计时电路应用于图2所示的交流电压检测电路中为例，结合图7，来说明该计时电路的工作过程。在一个实施例中，计时比较器602的正相输入端耦接至电容C2的第一端接收电容C2上的电压VC，反相输入端接收基准电压VREF。计时开关Ml的控制端耦接至叠加电路208的输出端接收叠加脉冲信号213。在一个实施例中，叠加脉冲信号213的脉冲将计时开关Ml闭合，即如图7所示，当叠加脉冲信号213产生脉冲时，计时开关Ml闭合，当叠加脉冲信号213的脉冲结束时，计时开关Ml断开。在交流电源100正常接入时在电容C2上的电压VC被充至基准电压VREF前，叠加脉冲信号213有脉冲产生，使计时开关Ml闭合，电容C2被放电。叠加脉冲信号213的脉冲结束后，计时开关Ml断开，充电电流源Il重新对电容C2充电，周而复始。因此计时比较器602输出的断电指示信号BRE始终保持为低电平，即无效状态，表明此时交流电源100接入正常。当交流电源100被断开时直到电容C2上的电压VC被充至基准电压VREF后，叠加脉冲信号213仍无脉冲产生，计时开关Ml保持断开状态，计时比较器602翻转，断电指示信号BRE为高电平，即有效，表明交流电源100被断开。电容C2上的电压VC最高被充至芯片电源VCC。当图6所示的计时电路用于图4所示的交流电压检测电路时，计时开关Ml的控制端耦接至上升沿触发器205的输出端接收上升沿脉冲信号211。当图6所示的计时电路207用于图5所示的交流电压检测电路时，计时开关Ml的控制端耦接至下降沿触发器206的输出端接收下降沿脉冲信号212。本发明实施例所采用的计时电路是简单的，常用的电路或者单元，本领域技术人员可以在本发明实施例的教导下轻易掌握并替换这些单元。特别是随着数字设计软件和数字设计语言的发展，比如 VHDL(Very-High_Spe ed Integrated Circuit HardwareDescription Language,即超高速集成电路硬件描述语言)和Verilog HDL(hardwaredescription language,即硬件描述语言)，本领域技术人员将计时电路要完成的功能用上述语言描述后，就可以自动生成对应的电路。图8a示出了根据本发明一实施例的X电容(安规电容)放电电路示意图。如图8a所示，所述X电容放电电路包括X电容CX，具有第一端和第二端，所述X电容CX与交流电源100并联；放电电路801，具有第一端，第二端和控制端，所述第一端耦接至X电容CX的第一端，所述第二端接地，所述控制端耦接至交流电压检测电路的输出端接收断电指示信号BRE，所述放电电路801在断电指示信号BRE有效时对X电容CX进行放电。在一个实施例中，所述放电电路801包括串联连接的放电电流源12和放电开关M2，其中所述放电开关M2接收断电指示信号BRE，在断电指示信号BRE有效时闭合，将所述X电容CX的第一端，放电电流源12和地之间形成通路，使得X电容CX被放电；在断电指示信号BRE无效时断开，将所述X电容CX的第一端，放电电流源12和地之间形成断路。 如图8a所示的实施例，放电电流源12耦接在X电容CX的第一端和放电开关M2之间。所述放电开关M2具有控制端，所述控制端接收断电指示信号BRE，在断电指示信号BRE有效时，放电开关M2闭合，放电电流源12对X电容CX放电。本领域普通技术人员应该知道，放电电流源12可由多种器件及电路实现。图Sb示出了根据本发明一实施例的X电容(安规电容)放电电路示意图。与图8a相比，图Sb中的放电电路801’采用串联的电阻RO和放电开关M2来实现。也就是说，放电电流源12采用电阻RO来实现。电阻RO的阻值可根据电路实际实用情况设定。本领域普通技术人员应该知道，图8a中所示的放电电流源12与放电开关M2的位置可以互换。放电电路801可采用任何能够在断电指示信号BRE有效时对X电容进行放电的电路。图9示出了根据本发明实施例的检测交流电压的方法90的流程示意图。所述检测交流电压的方法90包括步骤901，采用整流电路对交流电压进行整流，得到整流信号；步骤902，将整流信号进行延时，得到延时整流信号；步骤903，比较整流信号和延时整流信号的值，根据比较结果，得到方波信号；步骤904，检测方波信号，在方波信号的每一周期产生一个脉冲信号；步骤905，基于脉冲信号的脉冲间隔时长，输出断电指示信号；其中当脉冲信号的脉冲间隔时长大于预设值时，断电指示信号有效，表明交流电源接入异常，当脉冲信号的脉冲间隔时长小于预设值时，断电指示信号无效，表明交流电源接入正常。在一个实施例中，步骤904包括在方波信号的每一上升沿产生一个脉冲信号。
在一个实施例中，步骤904包括在方波信号的每一下降沿产生一个脉冲信号。在一个实施例中，步骤904包括，在方波信号的上升沿和下降沿均产生脉冲信号。在一个实施例中，检测交流电压的方法90可用于控制AC/DC电路中的X电容的放电。即采用根据方法90得到的断电指示信号，在该断电指示信号有效时，采用放电电路对X电容放电。虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实 质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。
权利要求
1.一种交流电压检测电路，包括 整流电路，具有第一输入端，第二输入端和输出端，其中所述第一输入端和第二输入端耦接至交流电源接收交流电压，基于所述交流电压，所述输出端输出整流信号； 检测电路，具有输入端和输入端，其中所述输入端耦接至整流电路的输出端接收整流信号，基于所述整流信号，所述输出端输出方波信号；以及 断电指示电路，具有输入端和输出端，其中 所述输入端耦接至检测电路接收方波信号，基于所述方波信号，所述输出端输出断电指示信号。
2.如权利要求I所述的交流电压检测电路，其特征在于，所述检测电路包括 延时电路，具有输入端和输出端，其中所述输入端耦接至整流电路的输出端接收整流信号，所述输出端提供延时整流信号；以及 比较器，具有第一输入端，第二输入端和输出端，其中所述第一输入端耦接至整流电路的输出端接收整流信号，所述第二输入端耦接至延时电路的输出端接收延时整流信号，基于整流信号和延时整流信号，所述比较器在输出端输出方波信号。
3.如权利要求I所述交流电压检测电路，其特征在于，所述断电指示电路包括 上升沿触发器，具有输入端和输出端，其中所述输入端耦接至检测电路的输出端接收方波信号，基于所述方波信号，所述输出端在方波信号的上升沿时输出上升沿脉冲信号；下降沿触发器，具有输入端和输出端，其中所述输入端耦接至检测电路的输出端接收方波信号，基于所述方波信号，所述输出端在方波信号的下降沿时输出下降沿脉冲信号； 叠加电路，具有第一输入端，第二输入端和输出端，其中所述第一输入端耦接至上升沿触发器的输出端，所述第二输入端耦接至下降沿触发器的输出端，所述输出端输出叠加脉冲信号；以及 计时电路，具有输入端和输出端，其中所述输入端耦接至叠加电路的输出端接收叠加脉冲信号，基于叠加脉冲信号，所述输出端输出断电指不信号； 其中所述计时电路对叠加脉冲信号进行计时，当叠加脉冲信号的脉冲间隔时间小于或等于第一预设值时，所述断电指示信号无效，当叠加脉冲信号的脉冲间隔时间大于第一预设值时，所述断电指示信号有效。
4.如权利要求I所述交流电压检测电路，其特征在于，所述断电指示电路包括 上升沿触发器，具有输入端和输出端，其中所述输入端耦接至检测电路的输出端接收方波信号，基于所述方波信号，所述输出端在方波信号的上升沿时输出上升沿脉冲信号；以及 计时电路，具有输入端和输出端，其中所述输入端耦接至上升沿触发器的输出端接收上升沿脉冲信号，基于上升沿脉冲信号，所述输出端输出断电指示信号； 其中所述计时电路对上升沿脉冲信号进行计时，当上升沿脉冲信号的脉冲间隔时间小于或等于第二预设值时，所述断电指示信号无效，当上升沿脉冲信号的脉冲间隔时间大于第二预设值时，所述断电指示信号有效。
5.如权利要求I所述交流电压检测电路，其特征在于，所述断电指示电路包括 下降沿触发器，具有输入端和输出端，其中所述输入端耦接至检测电路的输出端接收方波信号，基于所述方波信号，所述输出端在方波信号的下降沿时输出下降沿脉冲信号；以及计时电路，具有输入端和输出端，其中所述输入端耦接至下降沿触发器的输出端接收下降沿脉冲信号，基于下降沿脉冲信号，所述输出端输出断电指示信号； 其中所述计时电路对下降沿脉冲信号进行计时，当下降沿脉冲信号的脉冲间隔时间小于或等于第三预设值时，所述断电指示信号无效，当下降沿脉冲信号的脉冲间隔时间大于第三预设值时，所述断电指示信号有效。
6.如权利要求3 5任一项所述的交流电压检测电路，其特征在于，所述计时电路包括 充电电流源，具有第一端和第二端，所述第一端耦接至芯片电源，所述第二端提供充电电流； 电容，具有第一端和第二端，所述第一端耦接至充电电流源的第二端接收充电电流，所述第二端接地； 计时开关，具有第一端，第二端和控制端，所述第一端耦接至电容的第一端，所述第二端接地，所述控制端耦接至所述计时电路输入端，基于所述计时电路输入端接收到的信号，所述计时开关或开通或关断；以及 计时比较器，具有第一输入端，第二输入端和输出端，其中所述第一输入端耦接至电容的第一端，所述第二输入端接收基准电压，基于电容上的电压和基准电压，所述计时比较器在输出端输出断电指示信号。
7.一种安规电容放电电路，其特征在于，包括权利要求I 5任一项所述的交流电压检测电路，还包括 安规电容，具有第一端和第二端，所述安规电容与交流电源并联； 放电电路，具有第一端，第二端和控制端，所述第一端耦接至安规电容的第一端，所述第二端接地，所述控制端耦接至交流电压检测电路的输出端接收断电指示信号，所述放电电路在断电指示信号有效时对安规电容进行放电。
8.如权利要求7所述的安规电容放电电路，其特征在于，所述放电电路包括串联连接的放电电流源和放电开关，其中所述放电开关接收断电指示信号，在断电指示信号有效时闭合，将所述安规电容的第一端，放电电流源和地之间形成通路，使得安规电容被放电；在断电指示信号无效时断开，将所述安规电容的第一端，放电电流源和地之间形成断路。
9.一种检测交流电源的方法，包括 采用整流电路对交流电压进行整流，得到整流信号； 将整流信号进行延时，得到延时整流信号； 比较整流信号和延时整流信号的值，根据比较结果，得到方波信号； 检测方波信号，在方波信号的每一周期产生一个脉冲信号；以及 基于脉冲信号的脉冲间隔时长，输出断电指示信号； 其中当脉冲信号的脉冲间隔时长大于预设值时，断电指示信号有效，表明交流电源接入异常，当脉冲信号的脉冲间隔时长小于预设值时，断电指示信号无效，表明交流电源接入正常。
10.如权利要求9所述的方法，其特征在于，检测方波信号，在方波信号的每一周期产生一个脉冲信号包括 在方波信号的每一上升沿产生一个脉冲信号；或在方波信号的每一下降沿产生一个脉冲信号；或 在方波信号的上升沿和下降沿均产生脉冲信号。
全文摘要
本发明提出了一种交流电压检测电路及其方法和安规电容放电电路，所述交流电压检测电路可用于检测交流电源是否正常接入。所述交流电压检测电路包括整流电路，具有第一输入端，第二输入端和输出端，其中所述第一输入端和第二输入端耦接至交流电源接收交流电压，基于所述交流电压，所述输出端输出整流信号；比较电路，具有输入端和输入端，其中所述输入端耦接至整流电路的输出端接收整流信号，基于所述整流信号，所述输出端输出方波信号；以及断电指示电路，具有输入端和输出端，其中所述输入端耦接至比较电路接收方波信号，基于所述方波信号，所述输出端输出断电指示信号。
文档编号G01R31/42GK102749498SQ20121024544
公开日2012年10月24日 申请日期2012年7月16日 优先权日2012年7月16日
发明者任远程, 张军明, 易坤, 李伊珂, 李恩, 王斯然 申请人:成都芯源系统有限公司