专利名称：一种合成孔径雷达实时成像处理的距离压缩处理电路的制作方法
技术领域：
本实用新型涉及遥测遥感技术，尤其涉及一种合成孔径雷达成像的遥测遥感信息处理技术。
背景技术：
合成孔径雷达是一种高分辨率的微波成像雷达，通常被安装在飞机或卫星上对地面成像，所成图像对应物体尺寸宽大，图像数据量大。随着现代合成孔径雷达向高分辨率、高测绘带、多频段、多极化、多模式等方向发展，图像数据处理量不断增加，在合成孔径雷达成像处理过程中，距离压缩处理是不可缺少的一个步骤，由于其运算量特别大，运算速度要求很高，很容易形成数字信号处理瓶颈，因此要求距离压缩处理电路有快速的大数据处理能力以满足实时性要求。
发明内容本实用新型的目的提供一种合成孔径雷达实时成像处理的距离压缩处理电路，具有运算量大、运算速度快的特点，能满足合成孔径雷达图像生成的实时性要求。实现上述目的采用的技术方案是:一种合成孔径雷达实时成像处理的距离压缩处理电路，由可编程逻辑阵列芯片FPGA、外部存储器、输出接口、先入先出存储器和时钟驱动电路组成。其中，可编程逻辑阵列芯片FPGA内部包含能适配静态随机存取存储器SRAM的具有64bit 口线的外部存储器接口 A、DDR2外部存储器接口、锁相环控制器和主机接口 ；各部件连接方式及作用为:时钟驱动电路连接至可编程逻辑阵列芯片FPGA的锁相环控制器以实现时钟倍频；可编程逻辑阵列芯片FPGA的DDR2外部存储器接口连接至外部存储器以实现距离压缩运算过程中的临时数据或中间结果暂存于外部存储器；先入先出存储器是32bit位宽的，其输入端接收距离线输入数据，其输出端连接至可编程逻辑阵列芯片FPGA的外部存储器接口 A的一半含32bit 口线以实现将距离线输入数据送入可编程逻辑阵列芯片FPGA并下一步进行距离压缩运算；输出接口也是32bit位宽的，其输入端连接至可编程逻辑阵列芯片FPGA的外部存储器接口 A的另一半含32bit 口线以实现接收来自可编程逻辑阵列芯片FPGA的距离压缩运算结果，输出接口的输出端将距离压缩运算结果数据送出至后续处理电路；可编程逻辑阵列芯片FPGA的主机接口连接至PC机的PCI总线以实现与PC机的数据交换使得可以通过PC机实现对距离压缩处理电路的设置、启停等操作。本实用新型的一种合成孔径雷达实时成像处理的距离压缩处理电路相比现有技术具有如下有益效果:采用高速大规模集成电路芯片，只采用了一片FPGA芯片，电路结构、连接方式和控制方法简单，可靠性高。
图1是合成孔径雷达实时成像过程中的距离压缩处理电路方框图。图中，虚线框包围部分是本发明的电路组成部分，PCI总线隶属于PC机。
具体实施方式
下面结合图1对本实用新型的技术方案进一步描述。一种合成孔径雷达实时成像处理的距离压缩处理电路，由可编程逻辑阵列芯片FPGA、外部存储器、输出接口、先入先出存储器和时钟驱动电路组成。其中，可编程逻辑阵列芯片FPGA内部包含能适配静态随机存取存储器SRAM的具有64bit 口线的外部存储器接口 A、DDR2外部存储器接口、锁相环控制器和主机接口 ；各部件连接方式为:时钟驱动电路连接至可编程逻辑阵列芯片FPGA的锁相环控制器；可编程逻辑阵列芯片FPGA的DDR2外部存储器接口连接至外部存储器；先入先出存储器是32bit位宽的，其输入端接收距离线输入数据，其输出端连接至可编程逻辑阵列芯片FPGA的外部存储器接口 A的一半含32bit 口线；输出接口也是32bit位宽的，其输入端连接至可编程逻辑阵列芯片FPGA的外部存储器接口 A的另一半含32bit 口线，输出接口的输出端将距离压缩运算结果数据送出至后续处理电路；可编程逻辑阵列芯片FPGA的主机接口连接至PC机的PCI总线。可编程逻辑阵列芯片FPGA的具有64bit 口线的外部存储器接口 A在使用功能上分为两部分，其中的一半含32bit 口线用作输入以接收来自先入先出存储器的数据，另一半含32bit 口线用作输出将运算结果送至输出接口。时钟驱动电路为可编程逻辑阵列芯片FPGA提供基准时钟。可编程逻辑阵列芯片FPGA的锁相环控制器按照设定倍数对基准时钟进行倍频以提供满足可编程逻辑阵列芯片FPGA的较高工作时钟频率要求。外部存储器采用DDR2规格的同步动态随机存取存储器SDRAM，外部存储器用作暂存距离压缩运算过程中的临时数据或中间结果。先入先出存储器采用静态随机存取存储器SRAM，并配置成32bit位宽。输出接口配置成32bit位宽，负责接收来自可编程逻辑阵列芯片FPGA的运算结果数据并转送至后续处理电路。实施例1电路组成、连接方式及功能作用同上述具体实施方式
，这里对关键电路部件的选型和工作方式作进一步具体描述:可编程逻辑阵列芯片FPGA采用德州仪器公司的型号为TMS320C6455的芯片，并配置其工作频率为1GHz，相应的处理速度为8000MIPS ;配置其对先入先出存储器的数据读入方式为DMA方式。外部存储器采用DDR2规格的同步动态随机存取存储器SDRAM，其主频为500Mhz，对应的核心工作频率为125Mhz，容量为8Mbytes，并设计为256K*32bit结构。
权利要求1.一种合成孔径雷达实时成像处理的距离压缩处理电路，其特征在于距离压缩处理电路由可编程逻辑阵列芯片FPGA、外部存储器、输出接口、先入先出存储器和时钟驱动电路组成；其中，可编程逻辑阵列芯片FPGA内部包含能适配静态随机存取存储器SRAM的具有64bit 口线的外部存储器接口 A、DDR2外部存储器接口、锁相环控制器和主机接口 ；时钟驱动电路连接至可编程逻辑阵列芯片FPGA的锁相环控制器；可编程逻辑阵列芯片FPGA中的DDR2外部存储器接口连接至外部存储器；先入先出存储器输出端连接至可编程逻辑阵列芯片FPGA的外部存储器接口 A的一半含32bit 口线；输出接口的输入端连接至可编程逻辑阵列芯片FPGA的外部存储器接口 A的另一半含32bit 口线；可编程逻辑阵列芯片FPGA的主机接口连接至PC机的PCI总线。
专利摘要本实用新型涉及一种合成孔径雷达实时成像处理的距离压缩处理电路，由可编程逻辑阵列芯片FPGA、外部存储器、输出接口、先入先出存储器和时钟驱动电路组成；其中，可编程逻辑阵列芯片FPGA内部包含能适配静态随机存取存储器SRAM的具有64bit口线的外部存储器接口A、DDR2外部存储器接口、锁相环控制器和主机接口；其特征在于可编程逻辑阵列芯片FPGA的具有64bit口线的外部存储器接口A在使用功能上分为两部分，其中的一半含32bit口线用作输入以接收来自先入先出存储器的数据，另一半含32bit口线用作输出将运算结果送至输出接口。电路结构、连接方式和控制方法简单，可靠性高，满足数据处理的实时性要求。
文档编号G01S13/90GK202948130SQ20122063370
公开日2013年5月22日 申请日期2012年11月26日 优先权日2012年11月26日
发明者廖晓东, 陈顺凡, 蔡娟 申请人:福建师范大学