一种基于SiPM的PET系统的制作方法
【专利摘要】本实用新型涉及一种基于SiPM的PET系统，包括与晶体阵列同像素尺寸耦合的M*N个的SiPM阵列和模拟位置计算电路，模拟位置计算电路的输入端包括N个M通道的加法器、M个N通道的加法器、M+N个比较器、M+N通道的加法器以及M+N路的J位编码器；模拟位置计算电路的输出端包括模拟输出和数字输出，模拟输出对应于M+N通道的加法器，数字输出对应于M+N路的J位编码器；模拟位置计算电路还设置有参考电压；模拟计算电路的输入信号经过任意一个M通道的加法器或N通道的加法器后，其既与参考电压同时连接至某个比较器上，N个M通道的加法器以及M个N通道的加法器分别对应于M+N个比较器，其又与M+N通道的加法器相连接。本实用新型在减少输出通道的同时减少比较器等数字元件的使用数量，有效地降低本系统的材料成本。
【专利说明】—种基于SiPM的PET系统
【技术领域】
[0001]本实用新型涉及光电成像的【技术领域】，特别涉及一种基于SiPM的PET系统。
【背景技术】
[0002]SiPM (Silicon Photomultiplier，硅光电倍增管)正在越来越多的应用于PET (Positron Emission Tomography,正电子发射断层成像)系统中。当SiPM阵列(4*4, 6*6,8*8，…)与晶体阵列同像素尺寸耦合(1:1耦合)时，Y光子的作用位置直接由SiPM像素决定，SiPM输出的电信号超过噪声水平，不需要采用模拟的位置计算电路。通常情况下，每个像素对应一个输出通道，这带来了一个问题，当SiPM阵列的像素数量增加时，读出通道的数量也随之增加，变得很多。为了降低PET系统成本和复杂度，必须减少SiPM最后的输出通道的数量。如图1所示，是一种现在常用的减少SiPM输出通道数的方法，采用这种方法，对于一个M*N的SiPM阵列来说，需要使用M*N个比较器，一个M*N路的k位编码器，和一个M*N通道的加法器，这样将总的输出通道从M*N路减少到一个模拟加法器和一个K位的数字输出。这种办法虽然减少了输出的通道，但仍消耗量大量的加法器和比较器。
实用新型内容
[0003]本实用新型所要解决的技术问题在于，提供一种在减少输出通道的同时减少比较器的使用数量，以降低成本的基于SiPM的PET系统。
[0004]本实用新型是这样实现的，提供一种基于SiPM的PET系统，包括与晶体阵列同像素尺寸耦合的M*N个的SiPM阵列和模拟位置计算电路，模拟位置计算电路的输入端包括N个M通道的加法器、M个N通道的加法器、M + N个比较器、M + N通道的加法器以及M+N路的J位编码器；模拟位置计算电路的输出端包括模拟输出和数字输出，模拟输出对应于M +N通道的加法器，数字输出对应于M+N路的J位编码器；模拟位置计算电路还设置有参考电压；模拟位置计算电路的输入信号经过任意一个M通道的加法器或N通道的加法器后，其既与参考电压同时连接至某个比较器上，N个M通道的加法器以及M个N通道的加法器分别对应于M + N个比较器，其又与M + N通道的加法器相连接。
[0005]进一步地，SiPM阵列与晶体阵列同像素1:1耦合。
[0006]进一步地，SiPM为B系列SiPM单片产品，型号规格包括10035、30035、30050和60035。
[0007]进一步地，晶体阵列为BGO晶体阵列、或LYSO晶体阵列、或LSO晶体阵列、或NaI (Tl)晶体阵列、或CsI晶体阵列、或GSO晶体阵列、或LaBr3晶体阵列或BaF2晶体阵列。
[0008]进一步地，M通道的加法器、N通道的加法器以及M + N通道的加法器的型号规格为AD8039芯片、或AD8038芯片、或AD8045芯片、或AD8009芯片或AD8057芯片，比较器的型号规格为MAX 987芯片、或MAX991芯片或MAX995芯片，J位编码器为MAX1270 CPLD芯片O
[0009]与现有技术相比，本实用新型的基于SiPM的PET系统包括M*N个的SiPM阵列和模拟位置计算电路，在模拟位置计算电路中，采用将每行的信号分别相加，共M行，有M个输出，同时将N列中每列的信号分别相加，共N列,有N个输出，分别将这M+N个信号的输出连接至M+N个比较器的输入端，将每个比较器的输出端与M+N路的J位编码器输入端连接，从而减少大量的比较器和其它数字器件的使用，显著降低了系统成本。
【专利附图】
【附图说明】
[0010]图1为现有的减少SiPM输出通道数的方法示意图；
[0011]图2为本实用新型中的模拟位置计算电路减少输出通道数的设置方法示意图；
[0012]图3为本实用新型中的模拟位置计算电路输入端的加法器设置示意图。
【具体实施方式】
[0013]为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
[0014]本实用新型的基于SiPM的PET系统的一较佳实施例，其包括与晶体阵列同像素尺寸耦合的M*N个的SiPM阵列和模拟位置计算电路，SiPM阵列与晶体阵列同像素1:1耦合。
[0015]请参照图2和图3所示，模拟位置计算电路的输入端包括N个M通道的加法器1、M个N通道的加法器2、M + N个比较器3、M + N通道的加法器4以及M+N路的J位编码器5，N个M通道的加法器I以及M个N通道的加法器2分别对应于M + N个比较器3。模拟位置计算电路的输出端包括模拟输出和数字输出，模拟输出对应于M + N通道的加法器4，数字输出对应于M+N路的J位编码器5。模拟位置计算电路还设置有参考电压6，给比较器3提供阀值，有利于提供降噪水平。
[0016]模拟位置计算电路的输入信号经过任意一个M通道的加法器I或N通道的加法器2后，其既与参考电压6同时连接至某个比较器3上，其又与M + N通道的加法器4相连接。
[0017]在模拟位置计算电路中，采用将每行的信号分别相加，共M行，有M个N通道的加法器2输出，同时将N列中每列的信号分别相加,共N列,有N个M通道的加法器I输出，分别将这M+N个信号的输出连接至M+N个比较器3的输入端。将每个比较器3的输出端与M+N路的J位编码器输入端连接，从而减少大量的比较器3和编码器5的体积，显著降低了本系统材料成本。对于大阵列的SiPM阵列来说，本实用新型的成本节约效果更加明显。
[0018]在本实施例中，SiPM可选用SensLM系列或者B系列SiPM单片产品，型号规格包括 10035、30035、30050 和 60035。晶体阵列为 BGO (Bismuth Germinate，锗酸铋)晶体阵列、或LYS0(Cerium Doped Lutetium Yttrium Orthosilicate,娃酸乾镥)晶体阵列、或LSO(Cerium Doped Lutetium Oxyorithosilicate,娃酸镥)晶体阵列、或 NaI (Tl) (ThalliumDoped Sodium 1dide,碘化钠)晶体阵列、或 CsI (Sodium Doped Cesium 1dide,碘化铯)晶体阵列、或 GSO (Cerium Doped Gadolinium Orthosilicate，娃酸礼)晶体阵列、或LaBr3 (Lanthanum Bromide,溴化镧)晶体阵列或 BaF2 (Barium Fluoride,氟化钡)晶体阵列。M通道的加法器、N通道的加法器以及M + N通道的加法器的型号规格为AD8039芯片、或AD8038芯片、或AD8045芯片、或AD8009芯片或AD8057芯片。比较器的型号规格为MAX987芯片、或MAX991芯片或MAX995芯片。J位编码器为MAX1270 CPLD芯片。
[0019]以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
【权利要求】
1.一种基于SiPM的PET系统，包括与晶体阵列同像素尺寸耦合的M*N个的SiPM阵列和模拟位置计算电路，其特征在于，所述模拟位置计算电路的输入端包括N个M通道的加法器、M个N通道的加法器、M + N个比较器、M + N通道的加法器以及M+N路的J位编码器；所述模拟位置计算电路的输出端包括模拟输出和数字输出，所述模拟输出对应于M + N通道的加法器，所述数字输出对应于M+N路的J位编码器；所述模拟位置计算电路还设置有参考电压；所述模拟位置计算电路的输入信号经过任意一个M通道的加法器或N通道的加法器后，其既与参考电压同时连接至某个比较器上，N个M通道的加法器以及M个N通道的加法器分别对应于M + N个比较器，其又与M + N通道的加法器相连接。
2.如权利要求1所述的基于SiPM的PET系统，其特征在于，所述SiPM阵列与晶体阵列同像素1:1耦合。
3.如权利要求2所述的基于SiPM的PET系统，其特征在于，所述SiPM为B系列SiPM单片产品，型号规格包括10035、30035、30050和60035。
4.如权利要求2所述的基于SiPM的PET系统，其特征在于，所述晶体阵列为BGO晶体阵列、或LYSO晶体阵列、或LSO晶体阵列、或NaI (Tl)晶体阵列、或CsI晶体阵列、或GSO晶体阵列、或LaBr3晶体阵列或BaF2晶体阵列。
5.如权利要求1所述的基于SiPM的PET系统，其特征在于，所述M通道的加法器、N通道的加法器以及M + N通道的加法器的型号规格为AD8039芯片、或AD8038芯片、或AD8045芯片、或AD8009芯片或AD8057芯片，所述比较器的型号规格为MAX 987芯片、或MAX991芯片或MAX995芯片，所述J位编码器为 MAX1270 CPLD芯片。
【文档编号】G01T1/16GK203433121SQ201320526734
【公开日】2014年2月12日 申请日期:2013年8月28日 优先权日:2013年8月28日
【发明者】胡玮, 赵永界, 苏志伟, 王元吉, 张歌 申请人:明峰医疗系统股份有限公司