可变采样率的数据采集电路的制作方法
【专利摘要】本发明涉及数据采集领域，公开了一种可变采样率的数据采集电路。本发明中，通过采用数据压缩装置将模数转换器在不同采样频率下采集得到的数据压缩成一致的数据位宽，供后续电路处理。由于数据采集之后将数据压缩成一致的数据位宽，后续电路只需要处理一种位宽的数据即可，无需针对不同的采样率设计不同的后续处理电路；另一方面，开发设计人员可以只设计一套后续处理电路，从而可以提高电路开发的一致性，节省开发成本。
【专利说明】可变采样率的数据采集电路
【技术领域】
[0001] 本发明涉及数据采集领域，特别涉及一种可变采样率的数据采集电路。
【背景技术】
[0002] 目前，世界上可以提供精确卫星定位及导航的通信系统主要有四种，分别为美国 的全球定位系统（GPS, Global Positioning System)、俄罗斯的格洛纳斯（GLONASS)定位 系统、欧洲的伽利略（GALILEO)定位系统和中国的北斗定位系统（BDS，BeiDou Navigation Satellite System)〇
[0003] GPS的原理是GPS无线终端中的接收机对所收到的卫星信号进行解码，获取载波 信号所携带的包含有卫星的星图轨道信息和高精度的时间信息，通过公式：距离=时间X 速度，再辅以四点定位的原理即可确定用户的位置。在GPS中，每个卫星发送两个扩频的L 频带载波信号，称为L1和L2信号，该L1和L2信号均采用直接序列扩频以及二相相移键控 (BPSK，Binary Phase Shift Keying)调制方式。GPS信号中一个完整的导航电文比特为20 毫秒长度，其中包含20个NH码，每个NH码长度为1毫秒，每个NH码包含2046个扩频码， 扩频码的码率为2. 046MHz ;每毫秒发送的NH码是一样的。
[0004] 北斗卫星导航系统由空间端、地面端和用户端三部分组成。空间端包括5颗静止 轨道卫星和30颗非静止轨道卫星。地面端包括主控站、注入站和监测站等若干个地面站。 用户端由北斗用户终端以及其他卫星导航系统兼容的终端组成。北斗信号采用正交相移键 控（QPSK，Quadrature Phase Shift Keying)调制，根据速率和结构不同，北斗导航电文分 为D1导航电文和D2导航电文，D1导航电文调制有速率为1 kbps的二次编码，内容包含基 本导航信息，其中D1导航电文上调制的二次编码是Neumann-H〇ffman(NH)码。北斗信号中 一个完整的导航电文比特为20毫秒长度，其中包含20个NH码，每个NH码长度为1毫秒， 但每毫秒发的NH码是不一样。
[0005] GPS接收机在对接收到的射频前端信号进行处理时，首先要进行模数转换，而 模数转换根据不同需要会设置不同的采样率，比如说，假设GPS信号的数据传输速率为 2Mbps (即每秒2兆比特），而采样率为8MHz，那么，在1个比特位宽，会采样4次（如图1所 示）；又假设采样率为16MHz，那么在1个比特位宽，会采样8次，这样就导致：在不同采样 频率下，采样得到的数据位宽不一样，从而导致后续处理电路处理的位宽也不一致，针对不 同的采样率和采集得到的数据位宽，需要设计不同的后续处理电路。这样既不利于用户的 使用，也会给产品的开发带来困难，使产品开发效率降低，开发成本增加。
【发明内容】
[0006] 本发明的目的在于提供一种可变采样率的数据采集电路，使得数据采集电路在不 同的采样率下输出的数据一致，从而可以提高电路开发的一致性，节省开发成本。
[0007] 为解决上述技术问题，本发明的实施方式提供了一种可变采样率的数据采集电 路，包含：模数转换器、数据压缩装置、采样时钟；
[0008] 所述采样时钟与所述模数转换器、数据压缩装置和控制器分别相连；采样时钟根 据需要调整输出至少两种采样频率；
[0009] 所述模数转换器与所述数据压缩装置连接，所述数据压缩装置从所述模数转换器 获取在不同采样频率下采集得到的数据；
[0010] 所述数据压缩装置将从所述模数转换器获取的数据压缩成一致的数据位宽，输出 给后续电路。
[0011] 本发明实施方式相对于现有技术而言，采用数据压缩装置将模数转换器在不同采 样频率下采集得到的数据压缩成一致的数据位宽，供后续电路处理。由于数据采集之后将 数据压缩成一致的数据位宽，后续电路只需要处理一种位宽的数据即可，无需针对不同的 采样率设计不同的后续处理电路；另一方面，开发设计人员可以只设计一套后续处理电路， 从而可以提高电路开发的一致性，节省开发成本。
[0012] 另外，所述模数转换器进行一路数据采集；
[0013] 所述数据压缩装置包含：加法器、缓冲器、输出寄存器、数控振荡器NC0以及NC0频 率置数寄存器；
[0014] 所述加法器用于对所述模数转换器采集得到的数据进行累加；
[0015] 所述缓冲器用于存储所述加法器进行累加的中间结果；并且，当所述NC0输出清 零脉冲信号时，所述缓冲器将其存储的值送入所述输出寄存器，同时将所述缓冲器自身的 值清零；
[0016] 根据所述采样频率与数据传输速率的关系，设置所述NC0频率置数寄存器的值， 控制所述NC0输出清零脉冲信号；
[0017] 所述输出寄存器的输出作为所述数据压缩装置输出的压缩数据。
[0018] 另外，所述后续电路包含：相关运算器、扩频码存储器和控制器；
[0019] 所述扩频码存储器用于存储卫星的扩频码；
[0020] 所述控制器根据所述采样时钟产生控制信号；
[0021] 所述相关运算器根据所述控制器输出的控制信号，对所述数据压缩装置输出的数 据与从所述扩频码存储器读取的卫星扩频码进行相关运算。
[0022] 另外，所述后续电路包含：数据存储器、相关运算器、扩频码存储器和控制器；
[0023] 所述扩频码存储器用于存储卫星的扩频码；
[0024] 所述控制器根据所述采样时钟产生控制信号；
[0025] 所述数据存储器存储所述数据压缩装置输出的数据；
[0026] 所述相关运算器根据所述控制器输出的控制信号，对所述数据存储器存储的数据 与从所述扩频码存储器读取的卫星扩频码进行相关运算。
[0027] 采用数据存储器暂存压缩数据，可以简化控制器的控制逻辑，从而减少逻辑规模 和芯片面积，降低功耗。
[0028] 另外，所述后续电路包含：第一数据存储器、第二数据存储器、选择器、相关运算 器、扩频码存储器和控制器；
[0029] 所述扩频码存储器用于存储卫星的扩频码；
[0030] 所述控制器根据所述采样时钟产生存储控制信号，所述第一数据存储器和第二数 据存储器乒乓交替存储所述数据压缩装置在不同时刻输出的压缩数据；
[0031] 所述控制器还根据所述时钟产选择控制信号，控制选择器乒乓交替接通第一数据 存储器和第二数据存储器与相关运算器；同一时刻，只有第一数据存储器和第二数据存储 器两者之一接通相关运算器；
[0032] 所述相关运算器用于对当前接通的第一数据存储器或第二数据存储器中的数据 与从所述扩频码存储器读取的卫星扩频码进行相关运算。
[0033] 通过两个存储器乒乓交替存储模数转换器在不同时刻采集的数据；并且，乒乓交 替接通两个存储器与相关运算器，同一时刻，只有一个存储器接通相关运算器，使得在对一 段接收信号进行相关运算处理的时间，可以扩展到对下一段接收信号的接收时间，从而降 低了相关运算器和控制器的硬件实现难度，并且因为可以简化逻辑复用中的控制调度流 程，从而进一步减少逻辑规模和芯片面积，降低功耗。
[0034] 另外，所述模数转换器进行I路和Q路的两路数据采集；
[0035] 所述数据压缩装置包含：第一加法器、第一缓冲器、第一输出寄存器、第二加法器、 第二缓冲器、第二输出寄存器、数控振荡器NC0以及NC0频率置数寄存器；
[0036] 所述第一加法器和第二加法器用于分别对所述模数转换器采集得到的I路和Q路 数据进行累加；
[0037] 所述第一缓冲器和第二缓冲器用于分别存储所述第一加法器和第二加法器进行 累加的中间结果；并且，当所述NC0输出清零脉冲信号时，所述第一缓冲器将其存储的值送 入所述第一输出寄存器，所述第二缓冲器将其存储的值送入所述第二输出寄存器，同时将 所述第一缓冲器和第二缓冲器自身的值清零；
[0038] 根据所述采样频率与数据传输速率的关系，设置所述NC0频率置数寄存器的值， 控制所述NC0输出清零脉冲信号；
[0039] 所述第一输出寄存器和第二输出寄存器的输出分别作为所述数据压缩装置输出 的I路压缩数据和Q路压缩数据。
[0040] 另外，所述后续电路包含：相关运算器、扩频码存储器和控制器；
[0041] 所述扩频码存储器用于存储卫星的扩频码；
[0042] 所述控制器根据所述采样时钟产生控制信号；
[0043] 所述相关运算器根据所述控制器输出的控制信号，对所述数据压缩装置输出的I 路压缩数据、Q路压缩数据与从所述扩频码存储器读取的卫星扩频码进行相关运算。
[0044] 另外，所述后续电路包含：1路数据存储器、Q路数据存储器、相关运算器、扩频码 存储器和控制器；
[0045] 所述扩频码存储器用于存储卫星的扩频码；
[0046] 所述控制器根据所述采样时钟产生控制信号；
[0047] 所述I路数据存储器和Q路数据存储器用于分别存储所述I路压缩数据和Q路压 缩数据；
[0048] 所述相关运算器根据所述控制器输出的控制信号，对所述I路压缩数据、Q路压缩 数据与从所述扩频码存储器读取的卫星扩频码进行相关运算。
[0049] 另外，所述后续电路包含：第三数据存储器、第四数据存储器、第五数据存储器、第 六数据存储器、选择器、相关运算器、扩频码存储器和控制器；
[0050] 第三数据存储器和第四数据存储器存储不同时刻的I路压缩数据，第五数据存储 器和第六数据存储器存储不同时刻的Q路压缩数据；并且，第三数据存储器和第五数据存 储器存储同一时刻的两路压缩数据；第四数据存储器和第六数据存储器存储同一时刻的两 路压缩数据；
[0051] 所述控制器根据所述时钟产生选择控制信号，控制选择器接通第三数据存储器和 第五数据存储器与相关运算器，或者接通第四数据存储器和第六数据存储器与相关运算 器；同一时刻，只有第三数据存储器和第五数据存储器，或者第四数据存储器和第六数据存 储器两组之一接通相关运算器；
[0052] 所述相关运算器用于对当前接通的第三数据存储器和第五数据存储器中的数据， 或第四数据存储器和第六数据存储器中的数据与从所述扩频码存储器读取的卫星扩频码 进行相关运算。
【专利附图】
【附图说明】
[0053] 图1是根据现有技术的采样频率与数据传输速率的关系示意图；
[0054] 图2是根据本发明第一实施方式的可变采样率的数据采集电路的结构示意图；
[0055] 图3是根据本发明第一实施方式中的可变采样率的数据采集电路中后续电路的 结构示意图；
[0056] 图4是根据本发明第一实施方式中的可变采样率的数据采集电路中另一种后续 电路的结构不意图；
[0057] 图5是根据本发明第一实施方式中的可变采样率的数据采集电路中又一种后续 电路的结构不意图；
[0058] 图6是根据本发明第二实施方式的可变采样率的数据采集电路的结构示意图；
[0059] 图7是根据本发明第二实施方式的可变采样率的数据采集电路中后续电路的结 构示意图；
[0060] 图8是根据本发明第二实施方式中的可变采样率的数据采集电路中另一种后续 电路的结构不意图；
[0061] 图9是根据本发明第二实施方式中的可变采样率的数据采集电路中又一种后续 电路的结构示意图。
【具体实施方式】
[0062] 为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实 施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中， 为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基 于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方 案。
[0063] 本发明的第一实施方式涉及一种可变采样率的数据采集电路，该电路包含：模数 转换器、数据压缩装置、采样时钟；其中，采样时钟与模数转换器、数据压缩装置分别相连； 采样时钟根据需要调整输出至少两种采样频率。模数转换器与数据压缩装置连接，数据压 缩装置从模数转换器获取在不同采样频率下采集得到的数据；数据压缩装置将从模数转换 器获取的数据压缩成一致的数据位宽，输出给后续电路。
[0064] 本实施方式通过采用数据压缩装置将模数转换器在不同采样频率下采集得到的 数据压缩成一致的数据位宽，供后续电路处理。由于数据采集之后将数据压缩成一致的数 据位宽，后续电路只需要处理一种位宽的数据即可，无需针对不同的采样率设计不同的后 续处理电路；另一方面，开发设计人员可以只设计一套后续处理电路，从而可以提高电路开 发的一致性，节省开发成本。
[0065] 请参阅图2所示，本实施方式模数转换器进行一路数据采集。数据压缩装置进一 步包含：加法器、缓冲器、输出寄存器、数控振荡器NC0以及NC0频率置数寄存器。其中，力口 法器用于对模数转换器采集得到的数据进行累加；缓冲器用于存储加法器进行累加的中间 结果；并且，当NC0输出清零脉冲信号时，缓冲器将其存储的值送入输出寄存器，同时将缓 冲器自身的值清零；输出寄存器的输出作为数据压缩装置输出的压缩数据。
[0066] 值得说明的是，根据采样频率与数据传输速率的关系，设置NC0频率置数寄存器 的值，控制NC0输出清零脉冲信号；也就是说，通过设置NC0频率置数值，即可达到不同n:m 的压缩比例；比如，输入采样率为8MHz，输出采样率为2MHz，只需设置一个数值给NC0,即可 达到4 :1的压缩率。
[0067] 在实际应用中，后续电路可以是相关运算器，也就是说，数据压缩装置输出的压缩 数据直接送入相关运算器进行相关运算。请参阅图3所示，这里后续电路包含：相关运算 器、扩频码存储器和控制器；其中，扩频码存储器用于存储卫星的扩频码；控制器根据采样 时钟产生控制信号；相关运算器根据控制器输出的控制信号，对数据压缩装置输出的数据 与从扩频码存储器读取的卫星扩频码进行相关运算。
[0068] 此外，还可以在数据压缩装置之后设置用于存储压缩数据的数据存储器，然后将 数据存储器里的压缩数据输入相关运算器。请参阅图4所示，后续电路具体包含：数据存储 器、相关运算器、扩频码存储器和控制器；扩频码存储器用于存储卫星的扩频码；控制器根 据采样时钟产生控制信号；数据存储器存储数据压缩装置输出的数据；相关运算器根据控 制器输出的控制信号，对数据存储器存储的数据与从扩频码存储器读取的卫星扩频码进行 相关运算。采用数据存储器暂存压缩数据，可以简化控制器的控制逻辑，从而减少逻辑规模 和芯片面积，降低功耗。
[0069] 进一步地，数据存储器可以为一乒乓数据存储器，也就是设有两个数据存储器交 替存储不同时刻的压缩数据。具体如图5所示，后续电路包含：第一数据存储器、第二数据 存储器、选择器、相关运算器、扩频码存储器和控制器。扩频码存储器用于存储卫星的扩频 码；控制器根据采样时钟产生存储控制信号，第一数据存储器和第二数据存储器乒乓交替 存储数据压缩装置在不同时刻输出的压缩数据。控制器还根据时钟产选择控制信号，控制 选择器乒乓交替接通第一数据存储器和第二数据存储器与相关运算器；同一时刻，只有第 一数据存储器和第二数据存储器两者之一接通相关运算器。而相关运算器对当前接通的第 一数据存储器或第二数据存储器中的数据与从扩频码存储器读取的卫星扩频码进行相关 运算。通过两个存储器乒乓交替存储模数转换器在不同时刻采集的数据；并且，乒乓交替接 通两个存储器与相关运算器，同一时刻，只有一个存储器接通相关运算器，使得在对一段接 收信号进行相关运算处理的时间，可以扩展到对下一段接收信号的接收时间，从而降低了 相关运算器和控制器的硬件实现难度，并且因为可以简化逻辑复用中的控制调度流程，从 而进一步减少逻辑规模和芯片面积，降低功耗。
[0070] 本发明的第二实施方式涉及一种可变采样率的数据采集电路。第二实施方式与第 一实施方式大致相同，主要不同之处在于：在本发明第一实施方式中，模数转换器对一路信 号进行采样和压缩；在本发明第二实施方式中，模数转换器对两路信号进行采样和压缩。t匕 如，在GPS信号的采集中，涉及I路和Q路两路信号的采集。
[0071] 请参阅图5所示，模数转换器分别对I路和Q路进行数据采集，对应有两路数据压 缩。具体地说，数据压缩装置包含：第一加法器、第一缓冲器、第一输出寄存器、第二加法器、 第二缓冲器、第二输出寄存器、数控振荡器NC0以及NC0频率置数寄存器；
[0072] 第一加法器和第二加法器用于分别对模数转换器采集得到的I路和Q路数据进行 累加；第一缓冲器和第二缓冲器用于分别存储第一加法器和第二加法器进行累加的中间结 果；并且，当NC0输出清零脉冲信号时，第一缓冲器将其存储的值送入第一输出寄存器，第 二缓冲器将其存储的值送入第二输出寄存器，同时将第一缓冲器和第二缓冲器自身的值清 零；第一输出寄存器和第二输出寄存器的输出分别作为数据压缩装置输出的I路压缩数据 和Q路压缩数据。
[0073] 与第一实施方式类似，根据采样频率与数据传输速率的关系，设置NC0频率置数 寄存器的值，控制NC0输出清零脉冲信号。此外，值得说明的是，由于I路数据压缩和Q路 数据压缩采用同一 NC0控制，因此I路数据域Q路数据是同步的。
[0074] 在实际应用中，后续电路也可有与第一实施方式类似的三种形式，分别为：
[0075] 1、数据压缩装置直接连接相关运算器，如图7所示，与第一实施方式类似，扩频码 存储器用于存储卫星的扩频码；控制器根据采样时钟产生控制信号；而相关运算器根据控 制器输出的控制信号，对数据压缩装置输出的I路压缩数据、Q路压缩数据与从扩频码存储 器读取的卫星扩频码进行相关运算。
[0076] 2、数据压缩装置经数据存储器连接至相关运算器，如图8所示，扩频码存储器用 于存储卫星的扩频码，控制器根据采样时钟产生控制信号；而数据存储器分为I路数据存 储器和Q路数据存储器，分别存储I路压缩数据和Q路压缩数据；相关运算器则根据控制器 输出的控制信号，对I路压缩数据、Q路压缩数据与从扩频码存储器读取的卫星扩频码进行 相关运算。
[0077] 3、数据压缩装置经乒乓数据存储器连接至相关运算器，如图9所示，扩频码存储 器用于存储卫星的扩频码，控制器根据采样时钟产生控制信号。第三数据存储器和第四数 据存储器存储不同时刻的I路压缩数据，第五数据存储器和第六数据存储器存储不同时刻 的Q路压缩数据；并且，第三数据存储器和第五数据存储器存储同一时刻的两路压缩数据； 第四数据存储器和第六数据存储器存储同一时刻的两路压缩数据。
[0078] 控制器根据时钟产生选择控制信号，控制选择器接通第三数据存储器和第五数据 存储器与相关运算器，或者接通第四数据存储器和第六数据存储器与相关运算器；同一时 亥IJ，只有第三数据存储器和第五数据存储器，或者第四数据存储器和第六数据存储器两组 之一接通相关运算器。
[0079] 相关运算器用于对当前接通的第三数据存储器和第五数据存储器中的数据，或第 四数据存储器和第六数据存储器中的数据与从扩频码存储器读取的卫星扩频码进行相关 运算。
[0080] 本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例， 而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。
【权利要求】
1. 一种可变采样率的数据采集电路，其特征在于，包含：模数转换器、数据压缩装置、 采样时钟； 所述采样时钟与所述模数转换器、数据压缩装置分别相连；采样时钟根据需要调整输 出至少两种采样频率； 所述模数转换器与所述数据压缩装置连接，所述数据压缩装置从所述模数转换器获取 在不同采样频率下采集得到的数据； 所述数据压缩装置将从所述模数转换器获取的数据压缩成一致的数据位宽，输出给后 续电路。
2. 根据权利要求1所述的可变采样率的数据采集电路，其特征在于，所述模数转换器 进行一路数据采集； 所述数据压缩装置包含：加法器、缓冲器、输出寄存器、数控振荡器NCO以及NCO频率置 数寄存器； 所述加法器用于对所述模数转换器采集得到的数据进行累加； 所述缓冲器用于存储所述加法器进行累加的中间结果；并且，当所述NCO输出清零脉 冲信号时，所述缓冲器将其存储的值送入所述输出寄存器，同时将所述缓冲器自身的值清 零； 根据所述采样频率与数据传输速率的关系，设置所述NCO频率置数寄存器的值，控制 所述NCO输出清零脉冲信号； 所述输出寄存器的输出作为所述数据压缩装置输出的压缩数据。
3. 根据权利要求2所述的可变采样率的数据采集电路，其特征在于，所述后续电路包 含：相关运算器、扩频码存储器和控制器； 所述扩频码存储器用于存储卫星的扩频码； 所述控制器根据所述采样时钟产生控制信号； 所述相关运算器根据所述控制器输出的控制信号，对所述数据压缩装置输出的数据与 从所述扩频码存储器读取的卫星扩频码进行相关运算。
4. 根据权利要求2所述的可变采样率的数据采集电路，其特征在于，所述后续电路包 含：数据存储器、相关运算器、扩频码存储器和控制器； 所述扩频码存储器用于存储卫星的扩频码； 所述控制器根据所述采样时钟产生控制信号； 所述数据存储器存储所述数据压缩装置输出的数据； 所述相关运算器根据所述控制器输出的控制信号，对所述数据存储器存储的数据与从 所述扩频码存储器读取的卫星扩频码进行相关运算。
5. 根据权利要求2所述的可变采样率的数据采集电路，其特征在于，所述后续电路包 含：第一数据存储器、第二数据存储器、选择器、相关运算器、扩频码存储器和控制器； 所述扩频码存储器用于存储卫星的扩频码； 所述控制器根据所述采样时钟产生存储控制信号，所述第一数据存储器和第二数据存 储器乒乓交替存储所述数据压缩装置在不同时刻输出的压缩数据； 所述控制器还根据所述时钟产选择控制信号，控制选择器乒乓交替接通第一数据存储 器和第二数据存储器与相关运算器；同一时刻，只有第一数据存储器和第二数据存储器两 者之一接通相关运算器； 所述相关运算器用于对当前接通的第一数据存储器或第二数据存储器中的数据与从 所述扩频码存储器读取的卫星扩频码进行相关运算。
6. 根据权利要求1所述的可变采样率的数据采集电路，其特征在于，所述模数转换器 进行I路和Q路的两路数据采集； 所述数据压缩装置包含：第一加法器、第一缓冲器、第一输出寄存器、第二加法器、第二 缓冲器、第二输出寄存器、数控振荡器NCO以及NCO频率置数寄存器； 所述第一加法器和第二加法器用于分别对所述模数转换器采集得到的I路和Q路数据 进行累加； 所述第一缓冲器和第二缓冲器用于分别存储所述第一加法器和第二加法器进行累加 的中间结果；并且，当所述NCO输出清零脉冲信号时，所述第一缓冲器将其存储的值送入所 述第一输出寄存器，所述第二缓冲器将其存储的值送入所述第二输出寄存器，同时将所述 第一缓冲器和第二缓冲器自身的值清零； 根据所述采样频率与数据传输速率的关系，设置所述NCO频率置数寄存器的值，控制 所述NCO输出清零脉冲信号； 所述第一输出寄存器和第二输出寄存器的输出分别作为所述数据压缩装置输出的I 路压缩数据和Q路压缩数据。
7. 根据权利要求6所述的可变采样率的数据采集电路，其特征在于，所述后续电路包 含：相关运算器、扩频码存储器和控制器； 所述扩频码存储器用于存储卫星的扩频码； 所述控制器根据所述采样时钟产生控制信号； 所述相关运算器根据所述控制器输出的控制信号，对所述数据压缩装置输出的I路压 缩数据、Q路压缩数据与从所述扩频码存储器读取的卫星扩频码进行相关运算。
8. 根据权利要求6所述的可变采样率的数据采集电路，其特征在于，所述后续电路包 含：1路数据存储器、Q路数据存储器、相关运算器、扩频码存储器和控制器； 所述扩频码存储器用于存储卫星的扩频码； 所述控制器根据所述采样时钟产生控制信号； 所述I路数据存储器和Q路数据存储器用于分别存储所述I路压缩数据和Q路压缩数 据； 所述相关运算器根据所述控制器输出的控制信号，对所述I路压缩数据、Q路压缩数据 与从所述扩频码存储器读取的卫星扩频码进行相关运算。
9. 根据权利要求6所述的可变采样率的数据采集电路，其特征在于，所述后续电路包 含：第三数据存储器、第四数据存储器、第五数据存储器、第六数据存储器、选择器、相关运 算器、扩频码存储器和控制器； 所述扩频码存储器用于存储卫星的扩频码； 所述控制器根据所述采样时钟产生控制信号； 第三数据存储器和第四数据存储器存储不同时刻的I路压缩数据，第五数据存储器和 第六数据存储器存储不同时刻的Q路压缩数据；并且，第三数据存储器和第五数据存储器 存储同一时刻的两路压缩数据；第四数据存储器和第六数据存储器存储同一时刻的两路压 缩数据； 所述控制器根据所述时钟产生选择控制信号，控制选择器接通第三数据存储器和第五 数据存储器与相关运算器，或者接通第四数据存储器和第六数据存储器与相关运算器；同 一时刻，只有第三数据存储器和第五数据存储器，或者第四数据存储器和第六数据存储器 两组之一接通相关运算器； 所述相关运算器用于对当前接通的第三数据存储器和第五数据存储器中的数据，或第 四数据存储器和第六数据存储器中的数据与从所述扩频码存储器读取的卫星扩频码进行 相关运算。
【文档编号】G01S19/37GK104142510SQ201410366688
【公开日】2014年11月12日 申请日期:2014年7月29日 优先权日:2014年7月29日
【发明者】吴骏, 李瑞寒, 文力, 王永平, 冯卫锋, 宋志豪, 迟朋, 段桂平, 刘精轶, 孙枫叶, 刘宝, 舒志萍, 李义梅, 蔡之君 申请人:豪芯微电子科技（上海）有限公司