带光耦隔离的直流变送电路的制作方法
【专利摘要】本实用新型涉及一种带光耦隔离的直流变送电路。该直流变送电路将多路测量变量，通过CPU采集，并由CPU的片选控制端、串行时钟输出端和串行数据输出端输出转化为数字量，再经过光耦隔离电路输出到数模转换器，数模转换器将数字量转化为模拟量电压输出经过运算放大器与三极管的放大调节，并经过采样电阻，输出直流电流。本实用新型能够抗干扰性强，成本低，能够得出高精度，高稳定性的4-20mA直流电流，且能够很大程度上保护CPU侧电路不被外部干扰而损坏。
【专利说明】带光耦隔离的直流变送电路
【技术领域】
[0001 ] 本实用新型涉及一种带光耦隔离的直流变送电路。
【背景技术】
[0002]工业上一些要求对需要较远距离传输的各种测量变量(如温度、液位、压力、流量等)进行采集与监控，并且被测变量有多个测量点的自动化领域。
【发明内容】
[0003]本实用新型的目的在于提供一种抗干扰性强，成本低，能够得出高精度，高稳定性的4-20mA直流电流的带光耦隔离的直流变送电路。
[0004]为实现上述目的，本实用新型的技术方案是:一种带光耦隔离的直流变送电路，包括片选控制端、串行时钟输出端和串行数据输出端，所述片选控制端经第一光耦隔离电路与第一数模转换器的CS端连接，所述串行时钟输出端经第二光耦隔离电路与第一和第二数模转换器的CLK端连接，所述串行数据输出端经第三光耦隔离电路与第一和第二数模转换器的SDI端连接；所述第一和第二数模转换器的VCC端均连接至VDD，所述第一和第二数模转换器的VCC端还分别经电容C35和电容C34连接至⑶D，所述第二数模转换器的CS端经电阻Rll连接至VDD，所述第一和第二数模转换器的SHDN端连接至VDD，所述第一数模转换器的LDAC端与GND端相连接至GDD，所述第二数模转换器的LDAC端与GND端相连接至⑶D，所述第一数模转换器的REFA端、REFB端、第二数模转换器的REFA端和REFB端相连接至电源模块输出端，所述第一数模转换器OUTA端、OUTB端、第二数模转换器OUTA端和OUTB端分别经第一至第四运算及放大电路连接至直流电流输出端。
[0005]在本实用新型实施例中，所述第一至第三光耦隔离电路包括第一至第三光耦隔离开关、电阻Rl、R4和R5 ;所述第一至第三光耦隔离开关的发光二极管的正端相连接至VD3.3，所述第一光耦隔离开关的发光二极管的负端经电阻Rl与所述片选控制端连接，所述第二光耦隔离开关的发光二极管的负端经电阻R4与所述串行时钟输出端连接，所述第三光耦隔离开关的发光二极管的负端经电阻R5与所述串行数据输出端连接，所述第一至第三光耦隔离开关的三极管的发射极相连接至GDD，所述第一光耦隔离开关的三极管的集电极连接至所述第一数模转换器的CS端，所述第一光耦隔离开关的三极管的集电极还经电阻R2连接至VDD，所述第二光耦隔离开关的三极管的集电极分别连接至所述第一数模转换器和第二数模转换器的CLK端，所述第二光耦隔离开关的三极管的集电极还经电阻R7连接至VDD，所述第三光耦隔离开关的三极管的集电极分别连接至所述第一数模转换器和第二数模转换器的SDI端，所述第三光耦隔离开关的三极管的集电极还经电阻R6连接至VDD。
[0006]在本实用新型实施例中，所述第一光耦隔离开关的三极管的集电极还经一电阻RlO连接至一第一三极管的基极，所述第一三极管的发射极连接至⑶D，所述第一三极管的集电极连接至所述第二数模转换器的CS端。
[0007]在本实用新型实施例中，所述电源模块包括一 DC/DC转换器和电容C3，所述DC/DC转换器的Vin端连接至VDD，所述DC/DC转换器的DGND端连接至⑶D，所述DC/DC转换器的VOUT端经电容C3连接至⑶D，所述DC/DC转换器的VOUT端作为所述电源模块的输出端。
[0008]在本实用新型实施例中，所述第一至第四运算及放大电路包括第一至第四运算放大器、第二至第五三极管、二极管Dl至D4、电阻R8、R9、R12和R13 ;所述第一至第四运算放大器的正相输入端分别连接至所述第一数模转换器的OUTA端、OUTB端、第二数模转换器的OUTA端和OUTB端；所述第一运算放大器的反相输入端分别与二极管D4的一端、电阻R13的一端和第五三极管的发射极连接，所述第一运算放大器的输出端分别与二极管D4的另一端和第五三极管的基极连接；所述第二运算放大器的反相输入端分别与二极管D3的一端、电阻R2的一端和第四三极管的发射极连接，所述第二运算放大器的输出端分别与二极管D3的另一端和第四三极管的基极连接；所述第三运算放大器的反相输入端分别与二极管D2的一端、电阻R9的一端和第三三极管的发射极连接，所述第三运算放大器的输出端分别与二极管D2的另一端和第三三极管的基极连接；所述第四运算放大器的反相输入端分别与二极管Dl的一端、电阻R8的一端和第二三极管的发射极连接，所述第四运算放大器的输出端分别与二极管Dl的另一端和第二三极管的基极连接；所述第二至第五三极管的集电极分别连接至所述直流输出端；所述电阻R8、R9、R12、和R13的另一端相连接至⑶D。
[0009]在本实用新型实施例中，所述直流输出端包括磁珠L5至L9以及一接口 ；所述L5的一端连接至+18V，所述L5的另一端分别与所述接口的2、4、6和8管脚连接，所述L6至L9的一端分别与第二至第五三极管的集电极连接，所述L6至L9的另一端分别与所述接口的1、3、5和7管脚连接。
[0010]相较于现有技术，本实用新型具有以下有益效果:本实用新型能够抗干扰性强，成本低，能够得出高精度，高稳定性的4-20mA直流电流，且能够很大程度上保护CPU侧电路不被外部干扰而损坏。
【专利附图】
【附图说明】
[0011]图1是本实用新型电路框图。
[0012]图2是本实用新型带光耦隔离的直流变送电路原理图。
[0013]图中，U1、U2、U3为光耦隔离开关；
[0014]U6、U7为数模转换器；
[0015]Vl 为 DC/DC 转换器；
[0016]UlO为四路运算放大器；
[0017]R1、R4、R5、R10 为限流电阻;
[0018]R2、R6、R7、R11 为上拉电阻；
[0019]R8、R9、R12、R13 为采样电阻；
[0020]C3、C34、C35、C36 为滤波电容；
[0021]D1、D2、D3、D4 为二极管；
[0022]N1、N2、N3、N4、N15 为三极管；
[0023]L5、L6、L7、L8、L9 为磁珠。
【具体实施方式】
[0024]下面结合附图，对本实用新型的技术方案进行具体说明。
[0025]如图1所示，本实用新型的一种带光耦隔离的直流变送电路，包括片选控制端、串行时钟输出端和串行数据输出端，所述片选控制端经第一光耦隔离电路与第一数模转换器的CS端连接，所述串行时钟输出端经第二光耦隔离电路与第一和第二数模转换器的CLK端连接，所述串行数据输出端经第三光耦隔离电路与第一和第二数模转换器的SDI端连接；所述第一和第二数模转换器的VCC端均连接至VDD，所述第一和第二数模转换器的VCC端还分别经电容C35和电容C34连接至⑶D，所述第二数模转换器的CS端经电阻Rll连接至VDD,所述第一和第二数模转换器的SHDN端连接至VDD，所述第一数模转换器的LDAC端与GND端相连接至⑶D，所述第二数模转换器的LDAC端与GND端相连接至⑶D，所述第一数模转换器的REFA端、REFB端、第二数模转换器的REFA端和REFB端相连接至电源模块输出端，所述第一数模转换器OUTA端、OUTB端、第二数模转换器OUTA端和OUTB端分别经第一至第四运算及放大电路连接至直流电流输出端。
[0026]所述第一至第三光稱隔离电路包括第一至第三光稱隔离开关、电阻Rl、R4和R5 ；所述第一至第三光耦隔离开关的发光二极管的正端相连接至VD3.3，所述第一光耦隔离开关的发光二极管的负端经电阻Rl与所述片选控制端连接，所述第二光耦隔离开关的发光二极管的负端经电阻R4与所述串行时钟输出端连接，所述第三光耦隔离开关的发光二极管的负端经电阻R5与所述串行数据输出端连接，所述第一至第三光耦隔离开关的三极管的发射极相连接至⑶D，所述第一光耦隔离开关的三极管的集电极连接至所述第一数模转换器的CS端，所述第一光耦隔离开关的三极管的集电极还经电阻R2连接至VDD，所述第二光耦隔离开关的三极管的集电极分别连接至所述第一数模转换器和第二数模转换器的CLK端，所述第二光耦隔离开关的三极管的集电极还经电阻R7连接至VDD，所述第三光耦隔离开关的三极管的集电极分别连接至所述第一数模转换器和第二数模转换器的SDI端，所述第三光耦隔离开关的三极管的集电极还经电阻R6连接至VDD。
[0027]所述第一光耦隔离开关的三极管的集电极还经一电阻RlO连接至一第一三极管的基极，所述第一三极管的发射极连接至GDD，所述第一三极管的集电极连接至所述第二数模转换器的CS端。
[0028]所述电源模块包括一 DC/DC转换器和电容C3，所述DC/DC转换器的Vin端连接至VDD，所述DC/DC转换器的DGND端连接至⑶D，所述DC/DC转换器的VOUT端经电容C3连接至GDD，所述DC/DC转换器的VOUT端作为所述电源模块的输出端。
[0029]所述第一至第四运算及放大电路包括第一至第四运算放大器、第二至第五三极管、二极管Dl至D4、电阻R8、R9、R12和R13 ;所述第一至第四运算放大器的正相输入端分别连接至所述第一数模转换器的OUTA端、OUTB端、第二数模转换器的OUTA端和OUTB端；所述第一运算放大器的反相输入端分别与二极管D4的一端、电阻R13的一端和第五三极管的发射极连接，所述第一运算放大器的输出端分别与二极管D4的另一端和第五三极管的基极连接；所述第二运算放大器的反相输入端分别与二极管D3的一端、电阻R2的一端和第四三极管的发射极连接，所述第二运算放大器的输出端分别与二极管D3的另一端和第四三极管的基极连接；所述第三运算放大器的反相输入端分别与二极管D2的一端、电阻R9的一端和第三三极管的发射极连接，所述第三运算放大器的输出端分别与二极管D2的另一端和第三三极管的基极连接；所述第四运算放大器的反相输入端分别与二极管Dl的一端、电阻R8的一端和第二三极管的发射极连接，所述第四运算放大器的输出端分别与二极管Dl的另一端和第二三极管的基极连接；所述第二至第五三极管的集电极分别连接至所述直流输出端；所述电阻R8、R9、R12、和R13的另一端相连接至⑶D。
[0030]所述直流输出端包括磁珠L5至L9以及一接口 ；所述L5的一端连接至+18V，所述L5的另一端分别与所述接口的2、4、6和8管脚连接，所述L6至L9的一端分别与第二至第五三极管的集电极连接，所述L6至L9的另一端分别与所述接口的1、3、5和7管脚连接。
[0031]以下为本实用新型的具体实施例。
[0032]如图2所示，本实用新型由光耦隔离开关Ul、U2、U3，带SPI接口的双通道电压输出数模转换器U6、U7，无电感正向调节电荷泵DC/DC转换器VI，轨对轨输入输出四路运算放大器讥0，限流电阻1?1、1?4、1?5、1?10，上拉电阻1?2、1?6、1?7、1?11，采样电阻1?8、1?9、1?12、1?13，电容 C3、C34、C35、C36, 二极管 Dl、D2、D3、D4,三极管 N1、N2、N3、N4,磁珠 L5、L6、L7、L8、L9，构成。
[0033]各组成部分的特征及其作用如下:
[0034]光耦隔离开关U1、U2、U3:对CPU侧的电路与DA (数模转换器)输出侧的电路进行隔离，防止外部信号干扰CPU;
[0035]数模转换器U6、U7:将数字信号转换为模拟电压输出；
[0036]DC/DC转换器Vl:为数模转换器U6、U7提供稳定的基准电压；
[0037]运算放大器UlO (包括4个运算放大器U10A-U10D):利用运放的虚短和虚断调节输出电压；
[0038]限流电阻Rl、R4、R5、RlO:起限流作用，Rl、R4、R5限制CPU 口线电流，RlO限制三极管基极电流，防止电流过大烧坏CPU或三极管；
[0039]采样电阻R8、R9、R12、R13:对加在其上的电压进行采样，获得电流信号；
[0040]电容C3、C34、C35、C36:滤波电容；
[0041]二极管Dl、D2、D3、D4:保护三极管，防止三极管E级电压高于B级电压损坏三极管；
[0042]三极管N1、N2、N3、N4:放大电流信号；
[0043]磁珠L5、L6、L7、L8、L9:滤除干扰。
[0044]各组成部分的相互连接关系如下:
[0045]CPU三根口线(即片选口线、串行时钟口线和串行数据口线)分别接到U1、U2、U3三个光耦隔离开关中发光二极管的负端，其中Ul控制片选口线，U2控制串行时钟口线，U3控制串行数据口线，U1、U2、U3中发光二极管的正端短接在一起接到VD3.3 (+3.3V)，U1、U2、U3的第8脚和第7脚短接在一起接到VDD，U1、U2、U3的第5脚发射极均连接至(?D，U1、U2、U3的第6脚集电极分别经过电阻R2、R7、R6上拉到VDD，Ul的第6脚经过一个电阻RlO接到三极管N15的基极，N15的集电极经过一个电阻Rll接到VDD，N15的发射极接地，U7的第3脚接到Ul的第6脚，U6的第3脚接到N15的集电极，U6、U7的第4脚短接接到U2的第6脚，U6、U7的第5脚短接接到U3的第6脚，U6、U7的第8脚和12脚接地GDD, U6、U7的第9脚接电源VDD, U6、U7的第11脚和第13脚接到Vl的第2脚，Vl的第I脚接到VDD, Vl的第3脚接地，Vl的第2脚和第3脚之间并一个电容C3，U6、U7的第10脚和第14脚分别接到四路运算放大器UlO的同相输入端，每个反相输入端接到一个二极管的正极端和一个三极管的发射极并经过一个电阻接到地，运算放大器的输出端接到二极管的负极端并接到三极管的基极，三极管的集电极接到一个磁珠。
[0046]本实用新型的实现原理如下:
[0047]本实用新型由CPU片选口线C-CS输出的不同电平选择输出通道，C-CS输出高电平时，数据从U6输出，C-CS输出低电平时，数据从U7输出，当C-CS输出高电平时，Ul截止，U7的第3脚片选口连在Ul的集电极被R2上拉到高电平，此时U7被禁能，以此同时，由于三极管N15基极经过电阻RlO接到Ul的第6脚集电极(高电平)使得三极管N15导通，U6的第3脚片选口接地(为低电平)，U6的CLK串行时钟输入和SDI串行数据输入口被使能；当CPU串行时钟口线C-CLK输出低电平时，U2的发光二极管发光触发光敏二极管使得U2的第6脚(集电极)和第5脚(发射极)导通，此时，U6和U7的第4脚(串行时钟输入)被接地为低电平，反之当CPU串行时钟口线C-CLK输出高电平时，U2截止，U2的第6脚被电阻R7上拉到VDD，此时，U6和U7的第4脚(串行时钟输入)为高电平，因此，CPU可从串行时钟口线C-CLK输出脉冲信号到U6和U7的第4脚(串行时钟输入)；同理CPU可从串行数据口线C-DIN 口输出数据到U6和U7的第5脚(串行数据输入)。U6或U7再将收到的数值量转化为模拟电压输出到运算放大器的同相输入端UlO的第5脚(以UlOB为例)，根据运算放大器的虚短和虚断原理，UlO的第5脚和第6脚电压相等，且它们之间的阻抗无穷大，从而调节了三极管NI的基极电压，使得UlO的第6脚即三极管NI的发射极有一个恒定的电压，可调节输出电压，使得在采样电阻R8上产生4-20mA直流电流，同理，UlO的第2脚和第3脚电压相等，UlO的第12脚和第13脚电压相等，UlO的第9脚和第10脚电压相等，使得UlO的第2脚、第13脚和第9脚即三极管N2、N3和N4的发射极有一个恒定的电压，并在采样电阻R9、R12和R13上产生4_20mA直流电流，即完成了多路高精度、高稳定性的4_20mA直流电流输出。
[0048]以上是本实用新型的较佳实施例，凡依本实用新型技术方案所作的改变，所产生的功能作用未超出本实用新型技术方案的范围时，均属于本实用新型的保护范围。
【权利要求】
1.一种带光耦隔离的直流变送电路，其特征在于:包括片选控制端、串行时钟输出端和串行数据输出端，所述片选控制端经第一光耦隔离电路与第一数模转换器的CS端连接，所述串行时钟输出端经第二光耦隔离电路与第一和第二数模转换器的CLK端连接，所述串行数据输出端经第三光耦隔离电路与第一和第二数模转换器的SDI端连接；所述第一和第二数模转换器的VCC端均连接至VDD，所述第一和第二数模转换器的VCC端还分别经电容C35和电容C34连接至⑶D，所述第二数模转换器的CS端经电阻Rll连接至VDD，所述第一和第二数模转换器的SHDN端连接至VDD，所述第一数模转换器的LDAC端与GND端相连接至⑶D，所述第二数模转换器的LDAC端与GND端相连接至⑶D，所述第一数模转换器的REFA端、REFB端、第二数模转换器的REFA端和REFB端相连接至电源模块输出端，所述第一数模转换器OUTA端、OUTB端、第二数模转换器OUTA端和OUTB端分别经第一至第四运算及放大电路连接至直流电流输出端。
2.根据权利要求1所述的带光耦隔离的直流变送电路，其特征在于:所述第一至第三光耦隔离电路包括第一至第三光耦隔离开关、电阻Rl、R4和R5 ;所述第一至第三光耦隔离开关的发光二极管的正端相连接至VD3.3，所述第一光耦隔离开关的发光二极管的负端经电阻Rl与所述片选控制端连接，所述第二光耦隔离开关的发光二极管的负端经电阻R4与所述串行时钟输出端连接，所述第三光耦隔离开关的发光二极管的负端经电阻R5与所述串行数据输出端连接，所述第一至第三光耦隔离开关的三极管的发射极相连接至GDD，所述第一光耦隔离开关的三极管的集电极连接至所述第一数模转换器的CS端，所述第一光耦隔离开关的三极管的集电极还经电阻R2连接至VDD，所述第二光耦隔离开关的三极管的集电极分别连接至所述第一数模转换器和第二数模转换器的CLK端，所述第二光耦隔离开关的三极管的集电极还经电阻R7连接至VDD，所述第三光耦隔离开关的三极管的集电极分别连接至所述第一数模转换器和第二数模转换器的SDI端，所述第三光耦隔离开关的三极管的集电极还经电阻R6连接至VDD。
3.根据权利要求2所述的带光耦隔离的直流变送电路，其特征在于:所述第一光耦隔离开关的三极管的集电极还经一电阻RlO连接至一第一三极管的基极，所述第一三极管的发射极连接至⑶D，所述第一三极管的集电极连接至所述第二数模转换器的CS端。
4.根据权利要求1至3任意一项所述的带光耦隔离的直流变送电路，其特征在于:所述电源模块包括一 DC/DC转换器和电容C3，所述DC/DC转换器的Vin端连接至VDD，所述DC/DC转换器的DGND端连接至⑶D，所述DC/DC转换器的VOUT端经电容C3连接至⑶D，所述DC/DC转换器的VOUT端作为所述电源模块的输出端。
5.根据权利要求1所述的带光耦隔离的直流变送电路，其特征在于:所述第一至第四运算及放大电路包括第一至第四运算放大器、第二至第五三极管、二极管Dl至D4、电阻R8、R9、R12和R13 ;所述第一至第四运算放大器的正相输入端分别连接至所述第一数模转换器的OUTA端、OUTB端、第二数模转换器的OUTA端和OUTB端；所述第一运算放大器的反相输入端分别与二极管D4的一端、电阻R13的一端和第五三极管的发射极连接，所述第一运算放大器的输出端分别与二极管D4的另一端和第五三极管的基极连接；所述第二运算放大器的反相输入端分别与二极管D3的一端、电阻R2的一端和第四三极管的发射极连接，所述第二运算放大器的输出端分别与二极管D3的另一端和第四三极管的基极连接；所述第三运算放大器的反相输入端分别与二极管D2的一端、电阻R9的一端和第三三极管的发射极连接，所述第三运算放大器的输出端分别与二极管D2的另一端和第三三极管的基极连接；所述第四运算放大器的反相输入端分别与二极管Dl的一端、电阻R8的一端和第二三极管的发射极连接，所述第四运算放大器的输出端分别与二极管Dl的另一端和第二三极管的基极连接；所述第二至第五三极管的集电极分别连接至所述直流输出端；所述电阻R8、R9、R12、和R13的另一端相连接至⑶D。
6.根据权利要求1或5所述的带光耦隔离的直流变送电路，其特征在于:所述直流输出端包括磁珠L5至L9以及一接口 ；所述L5的一端连接至+18V，所述L5的另一端分别与所述接口的2、4、6和8管脚连接，所述L6至L9的一端分别与第二至第五三极管的集电极连接，所述L6至L9的另一端分别与所述接口的1、3、5和7管脚连接。
【文档编号】G01D5/56GK204007658SQ201420414221
【公开日】2014年12月10日 申请日期:2014年7月25日 优先权日:2014年7月25日
【发明者】赖长荣, 肖长金, 黄燕芬 申请人:福建省力得自动化设备有限公司