扫描链控制电路设计方法及扫描链电路与流程

本发明涉及安全类芯片量产测试领域，特别是涉及一种扫描链控制电路设计方法。本发明还涉及一种扫描链电路。

背景技术：

测试成本逐渐在芯片整个生产制造过程中所占比例越来越大，因此量产测试方法已经广泛应用到芯片中，比如扫描链测试。但是由于安全类芯片基于安全考虑，还是使用最原始的功能测试方法，使得测试成本无法降低。

图1是传统扫描链电路结构图，图2是传统扫描链电路的内部结构图。以图1图2所示电路为例，所有寄存器受外部引脚时钟clk,复位rst,测试模式test_mode,扫描使能scan_en直接控制，只要攻破了scan_en所在的物理信息，用户通过扫描数据输入scan_si和扫描数据输出scan_so就可以随时读出任意寄存器的数值，使得整个芯片没有任何秘密可言。对于社保类芯片来说，安全是第一要素，安全本身包含芯片中的部分逻辑不可见。传统扫描链测试方法违反了此需求。

技术实现要素：

本发明要解决的技术问题是提供一种扫描链控制电路设计方法，能够提高安全芯片在插入扫描链时的抗攻击能力，保证扫描链自身的安全；为此，本发明还要提供一种扫描链电路。

为解决上述技术问题，本发明的扫描链控制电路设计方法是采用如下技术方案实现的：在传统的扫描链电路的基础之上，设置一组或者多组配置寄存器，以及与之相对应的一级或多级译码电路，产生扫描使能信号的控制信号，用来控制扫描链电路的使能端口，从而控制扫描测试能否进行。

所述扫描链电路，包括多条扫描链，每条扫描链包括一个或多个扫描单元，其中，还包括配置寄存器和控制逻辑单元，输入的扫描使能信号被所述配置寄存器和控制逻辑单元所控制；

所述配置寄存器，用于寄存配置值，根据该配置值可以确定扫描使能信号到达每个扫描单元的扫描使能端口的通道是打开还是关闭；

所述控制逻辑单元，用于建立扫描使能信号到达每个扫描单元的扫描使能端口的通道；根据所述配置寄存器的配置值生成一系列不同的扫描使能信号的控制信号，这些扫描使能信号的控制信号与输入的扫描使能信号组合，形成门控结构，进而生成多个新的扫描使能信号，去控制每一条扫描链中的一个或者多个扫描单元。

本发明采用配置寄存器和译码电路产生扫描链电路使能端的控制信号(即扫描使能信号的控制信号)，控制扫描链电路的使能端，以达到控制扫描链电路及在版图中隐藏扫描链使能端的目的，这样便于在版图中隐藏扫描链使能信号，增加扫描链测试方法用于安全类芯片时被攻破的难度，从而提高安全芯片在插入扫描链时的抗攻击能力。

采用本发明，只要通过某些特定的方式，既能够使商家可以在测试阶 段进行扫描测试，也能够在产品出厂后控制扫描链使能端口，从而杜绝从扫描设计上进行安全攻击的可能性，以保证产品的安全性能。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是传统扫描链电路原理框图；

图2是图1所示传统扫描链电路的电路原理图；

图3是改进后的扫描链电路一实施例结构图；

图4是图3所示改进后扫描链电路一实施例的电路原理图；

图5是扫描使能信号scan_en的控制逻辑I结构图；

图6是扫描使能信号scan_en的控制逻辑II结构图。

具体实施方式

参见图3、图4所示，假定设计中扫描链电路共含有n条扫描链，每条扫描链包括时钟信号clk、复位信号rst和测试模式控制线号test_mode；每条扫描链包括一个或多个扫描单元(每个扫描单元即为扫描链上的一个寄存器)。改进后的扫描链电路，还包括配置寄存器和控制逻辑单元。输入的扫描使能信号scan_en被所述配置寄存器和控制逻辑单元所控制。

所述配置寄存器，用于寄存配置值，根据该配置值可以确定扫描使能信号scan_en到达每个扫描单元的扫描使能端口的通道是打开还是关闭。

所述控制逻辑单元，用于建立扫描使能信号scan_en到达每个扫描单 元的扫描使能端口的通道；根据所述配置寄存器的配置值生成一系列不同的扫描使能信号的控制信号，这些扫描使能信号的控制信号与输入的扫描使能信号组合，形成门控结构，进而生成大量的新的扫描使能信号，去控制每一条扫描链中的一个或者多个扫描单元，以达到在物理上隐藏扫描使能信号的目的。

根据设计的需求确定所产生的扫描使能信号的分配，该分配针对所有扫描单元，可以一个扫描单元使用一个扫描使能信号，也可以多个扫描单元共用一个扫描使能信号，只要保证所有的扫描单元的扫描使能端都被涵盖到即可。结合图4所示，不同于传统扫描电路单一的扫描使能信号连接方式，改进后扫描电路中扫描链上的每个扫描单元的扫描使能端的连接方式各有不同，可以几个扫描单元共用一个扫描使能信号，也可以每个扫描单元使用一个扫描使能信号。

普通用户无法访问所述配置寄存器，所述扫描使能信号的控制信号在出厂前可控，且在普通用户模式下无效。

在测试模式下，系统可通过特定的方式对所述配置寄存器配置正确的值，打开从扫描链电路的扫描使能端口到每一个扫描单元的扫描使能端的通路，使其可以被扫描使能信号畅通无阻的控制，从而开启扫描链功能进行扫描测试。

当产品测试完成并封装出厂之前，再次对所述配置寄存器进行配置，断开从扫描链电路的扫描使能端口到每一个扫描单元的扫描使能端的通路，并取消或隐藏所述配置寄存器的访问方式，使出厂后扫描链电路无法 工作。从而解决了用户通过扫描链窥探芯片内部安全信息的安全隐患问题。

同时，因为新产生的扫描使能信号的控制信号经过了不同的组合逻辑，在物理上呈现出一种随机的组合逻辑结构，具有一定的隐蔽性，而不像传统扫描链电路中，呈现出高负载的逻辑结构，容易被破解出来，所以本发明在一定程度上提高了芯片的安全性。

所述控制逻辑单元可以采用多种不同的电路实现，在本发明的一实施例中控制逻辑单元可以采用译码电路以及相应的门控电路实现。

所述配置寄存器的数量和位数根据设计中所有扫描链上扫描单元的总数确定，每个配置寄存器的位宽可以不同。

所述配置寄存器和译码电路根据项目需求设计，配置寄存器和译码电路为一对一的关系，译码电路生成的扫描使能信号的控制信号与原始的扫描使能信号组合，形成门控结构。

图5和图6给出了两种扫描使能信号scan_en控制逻辑。图5中显示了一对一的配置寄存器和译码电路的总体结构，两者配合产生了所有的扫描使能信号scan_en。图6则显示了每级配置寄存器和译码电路控制扫描使能信号scan_en的详细结构。译码电路对配置寄存器中的配置值进行译码，然后将上一级传过来的扫描使能控制信号进行二次门控，再送往下一级配置寄存器和译码电路。最终产生所有扫描使能信号scan_en。

所述扫描链控制电路设计方法实现方式如下：首先分析设计中所有扫描链上扫描单元的总数量，确定配置寄存器的数目和位数；其次设计配置寄存器及译码电路；然后确定配置寄存器的访问方式和开启扫描使能通路 的值；接着确定扫描使能信号对于所有扫描单元的分配情况，最后按照传统的扫描链电路设计方法完成扫描链电路的其他部分设计。其具体步骤如下：

1、根据设计中所有扫描链上扫描单元的总数确定配置寄存器的数目和位数；每个配置寄存器的位宽可以不一样。假定所有配置寄存器的位宽总和为wa，wa是大于等于1的整数，那么最后能够产生的最大扫描使能控制信号的数目为2^wa。

2、根据项目需求设计配置寄存器及其译码电路，配置寄存器和译码电路为一对一的关系。译码电路生成的扫描使能信号的控制信号与原始的扫描使能信号组合，形成门控结构，若扫描使能信号的控制信号为1有效，则使用与门，若扫描使能信号的控制信号为0有效，则使用或门。配置寄存器可以设计成扁平模式，即只有一个寄存器，直接由译码电路译码产生扫描使能控制信号，这样产生的逻辑级数比较短，有利于时序，但是从物理设计上来看，从扫描单元的扫描使能端口SE追踪到配置寄存器也比较快，容易攻破，不利于安全性。配置寄存器可以设计成塔式，即由多个配置寄存器一级一级的控制而成，如图5所示。假定第m个配置寄存器的位宽为A，那么该配置寄存器经过译码电路后能产生的扫描使能控制信号个数S＝2^A，每个扫描使能信号的控制信号与上一级的每一位扫描使能信号重新组合形成新的扫描使能信号，使上一级产生的扫描使能信号的每一位均扩展了2^A倍，在这种设计中只有攻破了所有配置寄存器的值，才能使每一条扫描链开启，提高了安全性，但是控制逻辑的级数有所增加，不利于时序；可以根据项 目的需求合理设计。

3、根据设计的实际情况，以及该设计对安全性能的需求，确定访问配置寄存器的方式以及开启扫描链电路的寄存器配置值。配置寄存器的访问方式和配置值是本设计方案中保护安全信息的关键手段，保证这两点不被设计者以外的人获得是保证扫描设计不被用于安全攻击的基础。

a、配置寄存器的访问方式必须满足以下两个条件：

ⅰ、出厂前在测试模式下能被访问；

ⅱ、出厂后普通用户无法访问；

b、配置寄存器的配置值可以由设计随机设定，也可以配合设计的需求综合考虑。

4、根据设计的需求确定第2步中所产生的扫描使能信号的分配情况，这个分配情况是针对于所有扫描单元的，可以一个扫描单元使用一个扫描使能信号，也可以多个扫描单元共用一个扫描使能信号，只要保证所有的扫描单元的使能端都被涵盖到即可。

5、根据该扫描设计方案，产生相应的扫描测试向量，进行仿真，以确保该方案的可行性。与传统的扫描设计相比，本发明增加了一个配置过程(即配置“配置寄存器”的值)，在产生扫描测试向量之前，必须先定义配置序列；完成扫描电路的设计。

以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。