具有低功率扫描系统的集成电路的制作方法

本发明涉及到测试集成电路(IC)，并且更特别地，涉及测试具有低功率扫描系统的集成电路。

背景技术：

在集成电路(IC)中广泛使用扫描链以获得IC的内部节点的接入，从而通过经由IC的触发器通过测试数据来简化IC的测试。图1是包括彼此平行布置的多个扫描链102的常规扫描系统100的示意性框图。每个扫描链102都由多个级联的常规触发器单元104形成。

图2是图1的触发器单元104中的一个的示意性框图。触发器单元104包括主锁存器106、具有连接至主锁存器106的输出端子的输入端子的从锁存器108，和具有连接至主锁存器106的输入端子的输出端子的多路复用器110。触发器单元104被配置为以功能模式和扫描模式这两种模式中的一种操作。多路复用器接收数据输入信号(D)和扫描数据输入信号(SDI)，并取决于扫描启用(enable)信号产生第一数据信号，该扫描启用信号在扫描模式中是有效的。将时钟信号提供至主锁存器和从锁存器。

对于全扫描设计，在扫描测试期间，在IC中的全部触发器单元104和连接至触发器单元104的全部组合逻辑单元都可同时触发，引起非常高的功耗。因为正常功能模式中仅一些组合逻辑和触发器被触发，所以这种高功耗比正常功能模式中的功耗大很多，并且这种高功耗会超出IC的功率额定值。进一步地，随着IC芯片密度和速度增加，扫描移位功率问题在加剧。因此，需要提供一种低功率扫描系统。

附图说明

当结合附图阅读时，将更好理解下文本发明的优选实施例的具体描述。借助于示例说明了本发明，并且其不限于附图，附图中相似参考标记表示相似元件。

图1是由多个常规触发器单元形成的常规扫描测试系统的示意性框图；

图2是图1的常规触发器单元的示意性框图；

图3是根据本发明的实施例的触发器单元的示意性框图；

图4是根据本发明的另一实施例的触发器单元的示意性框图；

图5是根据本发明的实施例的具有由多个触发器单元形成的低功率扫描测试系统的IC的示意性框图；

图6是根据本发明的实施例的由图3的多个触发器单元形成的图5的IC的扫描链的示意性框图；

图7是示出根据本发明的实施例在扫描模式期间实行的周期的时序图；和

图8是根据本发明的一个实施例的低功率扫描方法的流程图。

具体实施方式

附图的具体描述意在作为本发明的当前优选实施例的描述，并不是意在表示实践本发明的仅有形式。将理解，可通过囊括在本发明的精神和范围内的不同实施例实现相同或等同功能。

在本发明的实施例中，提供了可以扫描模式操作的IC。IC包括由多个级联触发器单元形成的至少一个扫描链，该级联触发器单元接收扫描输入信号(SI)并且输出扫描输出信号(SO)。每个触发器单元都包括主锁存器、从锁存器和第一多路复用器，主锁存器接收第一数据信号并基于时钟信号产生第一锁存信号，从锁存器连接至主锁存器并且接收第一锁存信号并基于时钟信号产生第二锁存信号，第一多路复用器具有分别连接至主锁存器和从锁存器用于接收第一输入信号和第二锁存信号的第一和第二输入端子，该第一多路复用器取决于触发信号产生扫描数据输出信号(SDO)。第一逻辑门利用触发信号对提供至从锁存器的时钟信号进行门控(gate)。第一输入信号是第一数据信号和第一锁存信号中的一种。多个触发器单元至少包括接收扫描输入信号的第一触发器单元和输出扫描输出信号的最后触发器单元。

在另一个实施例中，本发明提供了一种用于在可以扫描模式操作的IC上执行扫描测试的方法，IC包括由多个级联触发器单元形成的至少一个扫描链。多个触发器单元至少包括用于接收扫描输入信号的第一触发器单元和用于输出扫描输出信号的最后触发器单元，并且每个触发器都包括串联连接的主锁存器和 从锁存器。该方法包括：将时钟信号提供至多个触发器单元；基于时钟信号经由第一触发器单元的扫描数据输入端子将扫描输入信号提供至扫描链；在时钟信号的每个时钟周期中从多个触发器单元中选择所选触发器单元；使得链中未选触发器单元的从锁存器禁用(disable)且使其旁路；将扫描输入信号移位至所选触发器单元；并且输出所选触发器单元的从锁存器中的数据作为扫描链的扫描输出信号。从最后触发器单元至第一触发器单元中依次选择多个触发器单元。

现在参考图3，示出了根据本发明的实施例的可操作在扫描模式中的所提出的触发器单元200的示意性框图。触发器单元200包括主锁存器202和从锁存器204。主锁存器202在数据输入端子处接收第一数据信号并在时钟输入端子处接收时钟信号(CLK)，并且基于时钟信号在输出端子处产生第一锁存信号。从锁存器204具有连接至主锁存器202的输出端子的数据输入端子。从锁存器204在数据输入端子处接收第一锁存信号并在时钟输入端子处接收时钟信号，并且基于时钟信号在输出端子处产生第二锁存信号。在优选的实施例中，主锁存器202接收第一数据信号并在每个时钟周期的第二半段产生第一锁存信号，并且从锁存器204接收第一锁存信号并在下一时钟周期的第一半段产生第二锁存信号。

触发器单元200也包括第一多路复用器206，其具有连接至主锁存器202的数据输入端子用于接收第一数据信号的第一输入端子，和连接至从锁存器204的输出端子用于接收第二锁存信号的第二输入端子。第一多路复用器206取决于触发信号(TRIG)产生扫描数据输出信号(SDO)，以使得主和从锁存器202和204取决于触发信号被旁路。触发器单元200还包括第一逻辑门208，其利用触发信号对提供至从锁存器204的时钟信号进行门控。在优选的实施例中，第一逻辑门208是AND门。以这种方式，触发信号用于防止触发器单元200不希望的功耗。

在优选的实施例中，触发器单元200可操作在功能模式和扫描模式中。触发器单元200还包括第二多路复用器210，其具有分别接收数据输入信号(D)和扫描数据输入信号(SDI)的第一和第二输入端子以及连接至主锁存器202的数据输入端子的输出端子。第二多路复用器210取决于在扫描模式中有效的扫描启用信号(SE)产生第一数据信号。

图4是根据本发明的另一实施例的可在扫描模式中操作的触发器单元300的示意性框图。除了第一多路复用器206的第一输入端子连接至主锁存器202的输出端子用于接收第一锁存信号以使得从锁存器204基于触发信号被旁路之外，触发器单元300与图3中示出的触发器单元200基本相同。

图5是根据本发明的实施例的具有由n个扫描链402_1～402_n形成的低功率扫描测试系统的IC 400的示意性框图，这里n是自然数。n个扫描链402_1～402_n中的每一个都在扫描链的相应的扫描输入端子处接收相应的扫描输入信号(SI_i)，并在扫描链的相应的扫描输出端子处输出相应的扫描输出信号(SO_i)，这里i是自然数，且1≤i≤n，并且每个扫描链都包括m个级联触发器单元，其中m是自然数，且m≥2。每个扫描链中的m个级联触发器单元至少包括接收扫描输入信号(SI_i)的第一触发器单元和输出扫描输出信号(SO_i)的最后触发器单元。在优选的实施例中，图5中的触发器单元是图3中示出的触发器单元200。在另一优选的实施例中，图5中的触发器单元是图4中示出的触发器单元300。在图5中所示的示例中，扫描链402_1由四个触发器单元404a～404d形成，其中触发器单元404a是扫描链402_1中接收扫描输入信号(SI_1)的第一触发器单元，并且触发器单元404d是扫描链402_1中输出扫描输出信号(SO_1)的最后触发器单元。

IC 400还包括连接至n个扫描链402_1～402_n并向n个扫描链402_1～402_n的每个扫描链中的触发器单元提供触发信号的控制单元406，这里，提供至n个扫描链402_1～402_n的每个扫描链中的每个触发器单元的触发信号在扫描模式中依次被断言(asserted)。在优选的实施例中，提供至每个扫描链中的每个触发器单元的触发信号，从至扫描链的最后触发器单元的触发信号到至扫描链的第一触发器单元的触发信号依次被断言。

控制单元406包括接收时钟信号并基于时钟信号产生计数信号的计数器408。在功能模式中，计数器408被扫描启用信号复位。在优选的实施例中，在每个时钟周期的第二半段的上升沿触发计数器408。控制单元406还包括连接至计数器408的解码器410，其接收计数信号并产生独热信号(one-hot signal)，用于在扫描模式中依次断言(assert)至扫描链的每个触发器单元的触发信号，控制单元406还包括连接至解码器410的多个第二逻辑门，其每一个都用于基于扫描启用信号对独热信号的相应位进行门控。在优选的实施例中，第二逻辑 门包括OR门，并且独热信号的每一位都对反向扫描启用信号进行门控。在图5中所示的示例中，多个第二逻辑门包括第一至第四逻辑门412a～412d，其通过反向扫描启用信号分别地对由解码器410产生的独热信号的相应位进行门控，并针对每个扫描链的四个触发器单元分别产生第一至第四触发信号trig0～trig3。

在优选的实施例中，n个扫描链402_1～402_n形成了触发器单元的阵列414。阵列包括m列触发器单元，其至少包括由n个扫描链中每个扫描链的第一触发器单元形成的第一列，和由n个扫描链中每个扫描链的最后触发器单元形成的最后列。在图5中示出的示例中，触发器单元的阵列414由4列触发器单元416a～416d形成，其中列416a是第一列并且列416d是最后列。每一列的触发器单元共享由控制单元406提供的公共列触发信号。在扫描模式中，每一列的列触发信号从最后列的列触发信号至第一列的列触发信号依次被断言。

图6是根据本发明的实施例的由触发器单元404a～404d形成的图5的扫描链402_1的示意性框图，触发器单元404a～404d中的每个触发器都具有图3的触发器单元200的结构。第一触发器单元404a的扫描数据输入端子接收扫描链402_1的扫描输入信号SI_1，且最后触发器单元404d的扫描数据输出端子输出扫描链402_1的扫描输出信号SO_1。触发器单元404a～404c中的每个触发器都具有连接至下一触发器单元的扫描数据输入端子的扫描数据输出端子。触发器单元404a～404d中的每个触发器都接收触发信号trig0～trig3的相应触发信号。

图7是示出根据本发明的实施例在图6的扫描链402_1的扫描模式期间实行的周期的时序图。通过断言扫描启用信号，在扫描模式中配置集成电路400。通过断言时钟信号的一个时钟周期(从相应时钟周期的第二半段的上升沿开始到下一时钟周期的第二半段的上升沿)的相应触发信号，为时钟信号的一个时钟周期依次选择触发器单元404a～404d中的每个触发器单元。从至最后触发器单元404d的触发信号trig3到至第一触发器单元404a的触发信号strig0，触发信号trig0～trig3依次被断言。基于时钟信号将扫描输入信号提供至扫描链402_1。每个触发器单元的主锁存器L1接收第一数据信号并在每个时钟周期的第二半段在输出q处产生第一锁存信号，并且所选触发器单元的从锁存器L2接收第一锁存信号并在下个时钟周期的第一半段在输出q处产生第二锁存信号。每个未选触发器单元的从锁存器被旁路且保持第二锁存信号，以使得扫描链402_1在相应时钟周期的第二半段输出所选触发器单元的第二锁存信号。以 这种方式，在扫描模式中防止了未选触发器单元不希望的功耗。

参考图8，示出了根据本发明的一个实施例的在图5的IC 400上执行的扫描方法的流程图600，图5的IC 400包括由多个触发器单元形成的至少一个扫描链。该至少一个扫描链在扫描输入端子处接收扫描输入信号，并且在扫描输出端子处输出扫描输出信号。多个触发器单元至少包括接收扫描输入信号的第一触发器单元和输出扫描输出信号的最后触发器单元。

在步骤602处开始，通过激活扫描启用信号在扫描模式中配置触发器单元。在优选的实施例中，激活扫描启用信号包括将扫描启用信号设置成逻辑高。

在步骤604处，时钟信号被提供至触发器单元。在优选的实施例中，可在步骤602之前、之后或与其同时执行步骤604。

在步骤606处，基于时钟信号通过第一触发器单元的扫描数据输入端子将扫描输入信号提供至扫描链。

在步骤608，在第一时钟周期，通过断言提供至最后触发器单元的触发信号，选择最后触发器单元作为所选触发器单元。提供至扫描链中的剩余触发器单元(未选触发器单元的)的触发信号保持为低。在优选的实施例中，提供至所选触发器单元的触发信号在时钟周期的第二半段的上升沿被断言，并保持达一个时钟周期。

在步骤610处，通过利用位于逻辑低状态的相应触发信号对提供至从锁存器的时钟信号进行门控，使得在扫描链中的未选触发器单元的从锁存器禁用，并且通过利用相应触发信号配置未选触发器单元的第一多路复用器使上述从锁存器旁路。

在步骤612处，扫描输入信号移位至所选触发器单元，至少使位于扫描链的扫描输入端子和所选触发器单元之间的未选触发器的从锁存器旁路，并且在步骤614处，所选触发器单元的从锁存器中的数据被输出作为扫描链的扫描输出信号，至少使位于所选触发器单元和扫描链的扫描输出端子之间的未选触发器的从锁存器旁路。在优选的实施例中，未选触发器单元中每一个的主和从锁存器都被旁路。链中未选触发器单元的每个从锁存器都保持以前移位至每个从锁存器的数据，以使得防止在扫描中未选触发器单元不希望的功耗。在优选的实施例中，读取扫描输出信号以校验集成电路。

在步骤616处，如果已经选择了(连续地)扫描链中的所有触发器单元， 则完成扫描，否则，在步骤618处，恰在所选触发器单元之前的触发器单元被选择作为触发器单元，基于提供至扫描链中的多个触发器单元的触发信号，将扫描链中的剩余触发器单元配置为未选触发器单元，以及之后，再次执行步骤610。

在优选的实施例中，IC 400包括多个扫描链，其形成触发器单元的阵列。该阵列包括多列触发器单元，至少包括由扫描链的第一触发器单元形成的第一列和由扫描链的最后触发器单元形成的最后列。在每个时钟周期，将触发器单元的相应列选择作为所选列，并且阵列中未选列的触发器单元的从锁存器禁用且被旁路。在优选的实施例中，阵列中的列从最后列至第一列被依次选择。

虽然已经说明并描述了本发明的各实施例，但是将清楚，本发明不仅限于这些实施例。此外，尽管将某些信号描述为高或者低有效，但是本领域技术人员应当理解，可将电路设计成或者高或者低有效，因此在上述示例中指明逻辑状态仅是用于说明的目的，且不限制本发明的发明构思。在不脱离如权利要求中描述的本发明的精神和范围的情况下，多种修改、变化、变形、替换和等价物对于本领域技术人员都是显而易见的。