1.基于FPGA的脉冲信号差值比较器，其特征在于，包括：依次相连的信号输入电路、FPGA脉冲信号处理电路及液晶驱动及显示电路；
所述信号输入电路与两路脉冲信号源相连，其中一路脉冲信号源提供的脉冲信号为参考信号；
所述FPGA脉冲信号处理电路包括依次相连的信号提取模块、计数器模块及减法器模块；所述信号提取模块与所述信号输入电路相连，所述计数器模块为高频晶振，所述减法器模块与所述液晶驱动及显示电路相连，向所述液晶驱动及显示电路输出信号。
2.如权利要求1所述的基于FPGA的脉冲信号差值比较器，其特征在于：所述高频晶振的频率为25mHz。
3.如权利要求1所述的基于FPGA的脉冲信号差值比较器，其特征在于：所述液晶驱动及显示电路包括液晶驱动模块和液晶显示模块，所述液晶驱动模块采用型号为MM5450的LED显示驱动器，所述液晶显示模块采用8位七段式LED液晶屏。
4.如权利要求1所述的基于FPGA的脉冲信号差值比较器，其特征在于：所述信号提取模块为FPGA单周期采样电路，其输入为复位信号和时钟源，输出为提取的时钟源的单周期信号；所示计数器模块的输入为信号提取模块的输出信号、高频晶振信号及复位信号，输出28位的2进制的数据；所示减法器模块的输入是两组计数器模块的输出结果，差值计算结果传送至液晶驱动及显示电路。
5.如权利要求1所述的基于FPGA的脉冲信号差值比较器，其特征在于：所述FPGA脉冲信号处理电路通过显示转换电路与液晶驱动模块相连，所述显示转换电路包括二进制转BCD电路和7段液晶译码电路，二进制转BCD电路由FPGA实现转换2进制数差值为BCD码，再由FPGA实现BCD码的7段译码，由液晶驱动及显示电路进行显示。