使用开尔文电桥的集成电路(IC)测试插座的制作方法与工艺

技术总结
集成电路测试插座被配置为通过创建呈嵌套以节省空间的紧密间隔的连接器和对向转动的杆，来与开尔文连接器一起使用。这些连接器被成形为与芯片相接触并且将驱动信号和感测信号通信至测试器，从而使得能够测量芯片的实际电阻。

技术研发人员：P·登塔姆;V·兰达
受保护的技术使用者：埃克斯塞拉公司
文档号码：201580010446
技术研发日：2015.02.24
技术公布日：2017.11.21