具有电源管理的高数据率集成电路的制作方法

相关申请的交叉引用

本申请要求2014年12月18日提交的第62/093,611号美国临时专利申请的优先权，其全部内容通过引用方式整体并入本文。

背景。

发明领域

本公开内容总体涉及以高数据率运行的集成电路传感器（例如用于dna测序技术）以及利用这种传感器的系统的热和电源管理。

习知技术

化学和/或生物过程检测当中已用到多种类型的传感器。其中一类是化学敏感的场效应晶体管(chemfet)。chemfet包括由沟道区分隔的一个栅极、一个源极、一个漏极以及耦合到沟道区的敏感区，例如栅极上适于与流体接触的表面。chemfet的操作基于由变化所引起的沟道电导调制，如在敏感区可能由于流体中发生化学和/或生物反应而产生的电压变化。可对沟道电导调制进行感测，以检测和/或确定引起敏感区变化的化学和/或生物反应的特征。一种测量沟道电导的方法是对源极和漏极施加适当的偏置电压，并测量流经chemfet的所得电流。测量沟道电导的方法可包括驱动通过chemfet的已知电流，并测量源极或漏极处的所得电压。

离子敏感场效应晶体管(isfet)是一种在敏感区包含离子敏感层的chemfet。在含有分析物的流体中，离子的存在会改变离子敏感层和分析物流体之间界面处的表面电位，这可能是由于流体（即分析物溶液）中存在的离子引起表面电荷基团质子化或去质子化所致。isfet敏感区表面电位的变化会影响装置的栅极电压，从而影响沟道电导，而沟道电导的变化可以测量以指示溶液中离子的存在和/或浓度。isfet阵列可用于根据反应期间存在、生成或使用之离子检测结果，监测化学和/或生物反应，如dna测序反应。（实例请参阅2014年12月14日由rothberg等人提交的7,948,015号美国专利，该专利的全部内容完整并入本文作为参考。）总体而言，可使用大型chemfet或其他类型的传感器和检测器阵列，以检测及测量各类过程中多种分析物的静态和/或动态量或浓度。例如，该过程可以是化学和/或生物反应、细胞或组织培养，或者监测神经活性、核酸测序等。

宜应提供一种电源和温度管理技术，支持数据率非常高的dna测序系统，以及涉及与集成电路的复杂电动力学和热力学界面的其他系统。

发明概要

本发明描述了适用于复杂dna测序技术以及采用复杂传感器阵列的其他技术的电源和温度管理技术。

本技术的一个方面包括传感器系统。传感器系统包括一个传感器阵列，该传感器阵列又可包括传感器行和列。可使一个反应物流动池与传感器阵列接触，并被配置以在活动间隔期间和洗涤间隔期间向传感器阵列交替施加反应液流和洗涤液流序列；可由偏置电路将偏置排列施加到传感器阵列以产生传感器数据。可将外围电路与偏置电路耦合以从传感器阵列产生数据流。外围电路可被配置为具有活动模式和空闲模式。可提供逻辑以在活动模式和空闲模式之间切换外围电路以控制功耗。空闲模式期间，可以将传感器阵列保持在操作准备状态，同时降低功耗。如此，支持传感器阵列电-流体条件的电路会在空闲模式期间保持活动状态。类似地，可以维持数据流传输，以在空闲模式期间维持通信链路，从而保持操作准备状态。

另一方面，所提供的温度传感器感测与传感器阵列温度相关的温度。在本实例中，逻辑可以包括响应于温度传感器，在活动模式和空闲模式之间切换，使温度保持在工作范围内的反馈电路。

在本发明描述的一种体系中，外围电路包括响应于配置参数，将传感器数据转换成多个数字数据流的转换电路，并被配置以从所述转换电路接收来自所述多个流的对应数据流，并将所述数据发送到对应接收器的多个发送器。此外，还可以包括操作偏置电路以帧速率产生传感器数据帧，操作转换电路以帧速率转换传感器数据，并操作发送器以帧速率传输数据流的测序器。在该配置中，逻辑可被配置以在活动模式下将第一组一个或多个配置参数应用于转换电路，在空闲模式下将第二组一个或多个配置参数应用于转换电路。也可以将逻辑配置为在活动模式下将第三组一个或多个配置参数应用于偏置电路，在空闲模式下将第四组一个或多个配置参数应用于偏置电路。

在本发明描述的一种控制操作中，外围电路在与活动间隔重叠的时间间隔中于空闲模式下操作第一帧数，在与紧随其后的洗涤间隔重叠的时间间隔中于空闲模式下操作第二帧数。逻辑可以调整第一和第二帧数以控制装置的功耗和温度。

本发明还描述了一种用于传感器系统的集成电路传感器。

本发明还描述了一种操作传感器系统以节省电力和控制温度的方法。

本发明所述技术的其他特征和优点可以在以下附图、详细说明和权利要求书中看到。

附图简略说明

图1为根据本发明一个示例性实施例的用于核酸测序的传感器系统组件框图。

图2示出根据本发明一个示例性实施例的集成电路装置和流动池局部剖视图。

图3示出根据本发明一个示例性实施例的代表性传感器/检测器及对应反应区剖视图。

图4为包括传感器阵列和锁相环耦合发送器对配置的集成电路局部简化图。

图5为用于图4所示集成电路时钟分配网络的简化图

图6为用于图5所示时钟分配网络的时钟输入缓冲区的简化示意图。

图7示出根据本发明所述技术的一个实施例的锁相环耦合发送器对。

图8为用于图4所示时钟分配网络的时钟输入缓冲区的简化示意图。

图9为可用于图4所示集成电路的锁相环的简化示意图。

图10a和10b示出本发明所述多电源域集成电路的电源迹线和焊盘布局。

图11为图10a和10b所示集成电路的一部分的电源迹线和焊盘布局扩展视图。

图12示出可用于本发明所述多电源域集成电路的部分静电放电保护网络。

图13示出可用于本发明所述多电源域集成电路的另一部分静电放电保护网络。

图14为受到本发明所述电源控制的传感器装置外围电路的简化示意图。

图15为可用于本发明所述电源和温度管理的测序器控制逻辑的简化示意图。

图16为本发明所述传感器系统的一种操作方法的流程图。

图17为本发明所述传感器系统的一种可选操作方法的流程图。

详细说明

下面参考图1-17，对本发明中传感器技术及其组件的实施例进行详细说明。

图1为根据一些实施例的用于核酸测序的系统组件框图。该系统包括设备100，其作为数据源，每秒产生超过50gb数字数据，在本发明所述的实例中，每秒产生超过100gb，以及更多。如示意图所示，本发明所述技术的实施例中可能需要支持每秒超过100gb的通信总线127。在实例系统中，传感器芯片包括超过6亿个传感器，每个传感器产生多个比特位，并以高帧速率进行感测。本发明描述了用于在集成电路上将数据从传感器阵列或其他高数据率数据源发送到目标处理器的大规模并行系统。

核酸测序系统不仅包括海量数据源，还存在由于感测和测序技术的性质而导致的设计问题。因此，本发明介绍的技术可适用于这种系统的部署，本发明描述了一个这种系统的实例。组件包括集成电路装置100上的流动池101、参考电极108、用于测序的多种试剂114、阀块116、洗涤液110、阀112、射流控制器118、管线120/122/126、通道104/109/111、废液容器106、阵列控制器124、参考时钟128和用户界面129。集成电路装置100包括上覆传感器阵列（包含本文所述装置）的微孔阵列107。流动池101包括入口102、出口103和限定微孔阵列107上试剂流动路径的流动室105。参考电极108可能是任何适当类型或形状，包括具有流体通道的同心圆柱体或插入通道111内腔的导线。试剂114可能在泵、气体压力或其他适当方法的驱动下通过流体通道、阀和流动池101，并在流出流动池101的出口103之后弃置于废液容器106内。射流控制器118可利用执行软件实现的逻辑的合适处理器、其他控制器电路或者控制器电路的组合和软件实现的逻辑，来控制试剂114的驱动力以及阀112（用于洗涤液）和阀块116（用于试剂）的操作。在一些实施例中，射流控制器118可按预定顺序及预定持续时间并/或按预定流速，控制单个试剂114到流动池101和集成电路装置100的输送。

微孔阵列107包括与传感器阵列中相应传感器以可操作方式关联的反应区阵列。例如，每个反应区可以耦合到一个或多个适合于检测该反应区内目标分析物或反应性质的传感器。微孔阵列107可以集成在集成电路装置100中，以使微孔阵列107和传感器阵列成为单个装置或芯片的一部分。流动池101可以具有各种配置，用于控制试剂114在微孔阵列107上的路径和流速。

阵列控制器124向集成电路装置100提供偏置电压及定时和控制信号，用于读取传感器阵列的传感器数据。阵列控制器124还向参考电极108提供参考偏置电压，以使微孔阵列107上流动的试剂114偏流。

阵列控制器124包括读取器，以经由总线127通过集成电路装置100上的输出端口收集来自传感器阵列中传感器的输出信号，该总线127包含多个高速串行通道，例如以大约每秒100千兆比特或以上速度运载样本数据。在一个实例中，总线127中实现了二十四个串行通道，每个串行通道的标称运行速度为每秒5gb。参考时钟128可以与装置100耦合，以提供用于控制高速串行通道的稳定参考时钟。在本发明所述的实施例中，与支持高速串行通道所需的gb级数据率相比，参考时钟128可以在类似100mhz或200mhz的相对低频率下工作。阵列控制器124可以包括数据处理系统，其具有包括一组现场可编程门阵列(fpga)的读取器板，该读取器板具有多个接收器，以支持装置100上的发送器。阵列控制器124可包括用于数据和软件应用存储的存储器、用于访问数据和执行应用的处理器，以及可帮助与图1所示系统中各种组件通信的组件1.

传感器输出信号的值可以指示微孔阵列107的对应反应区中发生的一个或多个反应的物理和/或化学参数。例如，在一些示例性实施例中，输出信号的值可能使用rearick等人在美国专利公开号2012/0172241（申请号13/339,846，2011年12月29日提交）和hubbell在美国专利公开号2012/0173158（申请号13/339,753，2011年12月29日提交）中公开的技术处理，以上专利全部内容均通过引用方式整体并入本文。用户界面129可显示关于流动池101以及从集成电路装置100上传感器阵列中的传感器所接收之输出信号的信息。用户界面129还可显示仪器设置和控制，并允许用户输入或设置仪器设置和控制。

阵列控制器124可以收集并分析与响应于试剂114输送而发生之化学和/或生物反应相关的传感器输出信号。管理总线134可以连接在阵列控制器124和集成电路100之间，用于控制传感器阵列的操作和其他控制功能。阵列控制器124还可以耦合到射流控制器，以实现阵列和流体动力学的协调操作。该系统还可以使用集成电路上的温度传感器133来监视和控制集成电路装置100的温度，以便在经过调节的温度下发生反应和进行测量。温度传感器133可以集成在集成电路装置100上，或者以其他方式耦合到集成电路基板或封装（即芯片）或流动池101，以感测与传感器阵列温度相关的温度，使其可以用于控制阵列温度的过程中。该系统可配置为在操作期间使整个多步骤反应中的单个流体或试剂接触参考电极108。阀112可以关闭，以防止试剂114流动时有任何洗涤液110流入通道109。尽管能阻断洗涤液的流动，但参考电极108、通道109和微孔阵列107之间仍然可存在不间断的流体和电连通。可以选择参考电极108和通道109及111接合点之间的距离，以使通道109中流动的可能扩散到通道111中的试剂，几乎不会或者完全不会到达。在一些实施例中，可能选择洗涤液110与参考电极108持续接触，这可能特别适用于频繁使用洗涤步骤的多步骤反应。

图2所示为示例性集成电路装置200、流动池201和参考电极208的局部剖视图。该装置包括耦合到微孔阵列（图示207）的传感器阵列（图示205）。在操作过程中，流动池201的流动室204将所输送试剂的试剂流206限制在微孔阵列207中反应区的开口端。反应区的体积、形状、纵横比（如底宽与阱深的比率）及其他尺寸特征可能基于所发生反应的性质以及采用的试剂、产物/副产物或标记技术（如果有）进行选择。传感器阵列205的传感器可能响应于微孔阵列207中关联的反应区内的化学和/或生物反应（并产生与之相关的输出信号），以检测目标分析物或反应性质。传感器阵列205的传感器可以是化学敏感的场效应晶体管(chemfet)，如离子敏感场效应晶体管(isfet)。实施例中可以使用的传感器和阵列配置的实例在2010年5月24日提交的美国专利申请公开号2010/0300559、2012年10月5日提交的美国专利申请公开号2010/0197507、2010年10月5日提交的美国专利申请公开号2010/0301398、2010年5月4日提交的美国专利申请公开号2010/0300895、2009年5月29日提交的美国专利申请公开号2010/0137143、2007年12月17日提交的美国专利申请公开号2009/0026082，以及2005年8月1日提交的第7,575,865号美国专利，其各自的全部内容均通过引用方式整体并入本文。靠近微孔的界面流体动力学涉及与传感器阵列相关的流速、电解电位、温度，以及可能以与待测分析物（如dna串上的碱基）无关的方式影响传感器阵列的其他复杂因素。在测序操作期间宜应保持界面流体动力学的稳定性。该系统包括功率和温度控制器212，其可以是参考图1描述的阵列控制器的一部分1所示集成电路的锁相环的简化示意图。电源和温度控制器212可以与集成电路200上的电路通信，以控制集成电路的电和热配置，同时与可以管理流体的流速和温度的射流控制器配合，协助维持界面流体动力学的稳定性。

集成电路装置200包括大量经由一组串行通道210支持与大规模并行读取器211之连接的串行端口。试剂流206与大型isfet阵列耦合，呈现一种复杂的电气和机械环境，这种系统在其中可以进行高完整性的操作。

在一些实施例中，其他类型的传感器阵列可能用在与图1所示系统类似的系统中，包括但不限于热敏电阻阵列和光学传感器阵列。

图3示出根据本发明一个示例性实施例的代表性传感器/检测器及相应反应区的剖视图。在一些实施例中，所述传感器可能为化学传感器。图3示出两个示例性传感器350、351，其代表传感器阵列的一小部分，该传感器阵列可包括数百万个传感器；甚至可考虑数十亿个传感器。例如，该传感器阵列可包含100到1,000个传感器、100到10,000个传感器、10,000到100,000个传感器、100,000到1,000,000个传感器、1,000,000到40,000,000个传感器、10,000,000到165,000,000个传感器、100,000,000到660,000,000个传感器、1,000,000,000到5,000,000,000个传感器、5,000,000,000到9,000,000,000个传感器，最多10,000,000,000个传感器。可以考虑阵列的窗口化，以便能从全部传感器或少于全部数量的传感器获得数据。传感器350被耦合到对应的反应区301，而传感器351耦合到对应的反应区302。两个示出的反应区与彼此以及相邻的反应区化学隔离且电隔离。介电材料303限定了反应区301/302，其可以在以不存在介电材料的方式限定的开口内。介电材料303可以包括一层或多层材料，例如二氧化硅或氮化硅，或任何其他合适的材料或材料混合物。开口的尺寸及其节距可因不同实施例而变化。在一些实施例中，开口可具有特征直径，后者被定义为平面图横截面积(a)的4倍除以π后的平方根（例如，sqrt(4*a/π)），其不大于5微米，如不大于3.5微米、不大于2.0微米、不大于1.6微米、不大于1.0微米、不大于0.8微米、不大于0.6微米、不大于0.4微米、不大于0.2微米或不大于0.1微米。传感器的俯视面积一部分由反应区的宽度（或直径）确定，并且可以做得很小，以提供高密度阵列。可以通过改变反应区的宽度（例如直径）来确定和/或减小传感器占用的面积。在一些实施例中，阵列的密度可以根据为反应区选择的直径增加或减少。低噪声传感器可以通过减少装置和互连开销（包括栅极面积和接触面积），以高密度阵列形式提供。根据其他示例性实施例的传感器及其对应反应区的其他示例在fife等人2014年3月5日提交的美国专利申请第14/198,382号（基于2013年8月22日提交的美国临时专利申请第61/868,739号和2013年3月15日提交的美国临时专利申请第61/790,866号）、fife等人2014年3月5日提交的美国专利申请第14/197,710号（基于2013年8月22日提交的美国临时专利申请第61/868,736号和2013年3月15日提交的美国临时专利申请第61/790,866号）、fife等人2014年3月5日提交的美国专利申请第14/197,741号（基于2013年8月22日提交的美国临时专利申请第61/868,947号和2013年3月15日提交的美国临时专利申请第61/790,866号）、fife等人2014年3月5日提交的美国专利申请第14/198,417号（基于2013年8月22日提交的美国临时专利申请第61/900,907号和2013年3月15日提交的美国临时专利申请第61/790,866号）中有描述，以上专利全部内容均通过引用方式整体并入本文。

传感器350代表传感器阵列中的传感器。在示出的实例中，传感器350为化学敏感的场效应晶体管(chemfet)，更具体地说，在此实例中为离子敏感场效应晶体管(isfet)。传感器350包括具有通过电极307耦合到反应区301之传感器板320的浮动栅极结构318，所述电极307可具有适于与电解质（离子导电液）接触的表面。传感器板320为浮动栅极结构318中的最上浮动栅极导体。在示出的实例中，浮动栅极结构318包括处于介电材料319层内的多个图案化导电材料层。传感器350还包括半导体基板354内包含源极/漏极区321和源极/漏极区322的导电端子。源极/漏极区321和源极/漏极区322包括导电类型不同于基板354的掺杂半导体材料。例如，源极/漏极区321和源极/漏极区322可以包括掺杂p型半导体材料，且基板可以包括掺杂n型半导体材料。沟道区323将源极/漏极区321和源极/漏极区322分隔开。浮动栅极结构318覆盖沟道区323，且通过栅电介质352与基板354分隔。栅电介质可以是例如二氧化硅。或者，其他合适的电介质也可用于栅电介质352，例如具有较高介电常数的材料，碳化硅(sic)、氮化硅(si3n4)、氮氧化物、氮化铝(aln)、二氧化铪(hfo2)、二氧化锡(sno2)、氧化铯(ceo2)、二氧化钛(tio2)、三氧化钨(wo3)、三氧化二铝(al2o3)、氧化镧(la2o3)、氧化钆等，以及其中材料的组合。

在一些实施例中，传感器350包括覆盖并与多个浮动栅极导体中最上层的浮动栅极导体连通的电极307。电极307的上表面308限定传感器的反应区下表面。电极307的上表面308可以用作传感器350的敏感区传感器表面。电极307可以包括多种不同材料中的一种或多种，以增强对特定离子的敏感性。例如，氮化硅或氮氧化硅以及诸如氧化硅、氧化铝或氧化钽等金属氧化物通常可提供对氢离子的敏感性，而由含缬氨霉素之聚氯乙烯组成的感测材料则可提供对钾离子的敏感性。也可以使用对其他离子敏感的材料，如钠、银、铁、溴、碘、钙、氢氧化物、磷酸盐和硝酸盐。在示出实例中，电极307显示为单层材料。更一般地，电极可以包括一层或多层各种导电材料，例如金属或陶瓷，或任何其他合适的导电材料或材料的混合物，具体取决于实施方式。导电材料可以是任何合适的金属材料或其合金，或者可以是任何合适的陶瓷材料，或其中材料的组合。金属材料的实例包括铝、铜、镍、钛、银、金、铂、铪、镧、钽、钨、铱、锆、钯，或其中任何合适的材料或组合。陶瓷材料的实例包括氮化钛、氮化钛铝、氮氧化钛、氮化钽或其中任何合适的组合。在一些实施例中，在电极307的上表面308上沉积有附加感测材料（未示出）。在一些实施例中，电极可以是氮化钛，并且氧化钛或氧氮化钛可以在制造期间和/或在使用中接触流体期间在上表面308上生长。上表面上是否形成氧化物取决于所使用的导电材料、所执行的制造工艺和/或传感器的操作条件。电极可以加工为各种形状（宽度、高度等），具体取决于制造过程中使用的材料和/或蚀刻技术和/或制造工艺等。

在一些实施例中，反应物、洗涤液和其他试剂可以通过扩散机制进入和离开反应区301。传感器350响应于电极307邻近的电荷324（并且可以产生与其相关的输出信号）。例如，当传感器耦合到电解质时，传感器可以响应于传感器表面处的电解电位。传感器的响应性可以与电极307邻近的电荷量相关。分析物溶液中电荷324的存在可能改变分析物溶液和电极307的上表面308之间界面处的表面电位。例如，表面电位可能由于分析物溶液中存在的离子引起表面基团的质子化或去质子化而改变。在另一个实例中，溶液中的分析物可能改变表面官能团或所吸附化学物质的电荷。存在的电荷量发生变化可能导致浮动栅极结构318上的电压发生变化，进而可能导致传感器350的晶体管阈值电压发生有效变化。界面处的电位可以通过测量源极区321和漏极区322之间沟道区323中的电流来测量。因此，可以直接使用传感器350在连接到源极区321或漏极区322的阵列线路上提供基于电流的输出信号，或通过附加电路间接使用以提供基于电压的输出信号。电荷可能更高度集中在反应区301底部附近。因此，在一些实施例中，电极尺寸的变化可能影响到响应于电荷324而检测到的信号幅度。

在一些实施例中，反应区301中进行的反应可以是用于鉴定或确定目标分析物的特征或性质的分析反应。这样的反应可能直接或间接地产生会影响电极307邻近电荷量的产物/副产物。如果产生的这种产物/副产物数量较少或快速衰减或与其他成分反应，则可以在反应区301中同时分析相同分析物的多个拷贝，以增加所产生的输出信号。在一些实施例中，分析物的多个拷贝可以在沉积到反应区301中之前或之后附着到固相载体312上。固相载体312可以是颗粒、微粒、纳米颗粒。在一些实施例中，分析物可以附着到微珠上，其可以是实心或多孔，并且可以进一步包含凝胶或类似物质，或可以引入反应区的任何其他合适的固态载体。在一些实施例中，分析物的拷贝可以位于反应区传感器邻近的溶液中。或者，分析物的拷贝可以直接结合到传感器的表面，以捕获介质，包括表面上的材料，或在表面上有孔时（例如，分析物的拷贝可以直接结合到电极307）。固相载体可以具有不同的尺寸，例如在100nm至10μm的范围内。另外，固态载体可能位于不同位置的开口中。对于核酸分析物，可以通过滚环扩增(rca)、指数rca、聚合酶链反应(pcr)或类似技术制备多个连接的拷贝以产生扩增子，不需要固态载体。

在各种示例性实施例中，本发明所述的方法和系统在用于处理和/或分析从生物反应（包括基于扩增或电子或电荷的核酸测序）获得的数据和信号时较为有利。在基于电子或电荷的测序（例如基于ph的测序）中，可以通过检测作为聚合酶催化核苷酸延伸反应的天然产物而产生的离子（例如氢离子），来确定核苷酸插入事件。这可以用于对样品或模板核酸进行测序，其可以是例如目标核酸序列的片段，并且可以作为克隆群体直接或间接附着到固态载体，例如颗粒、微粒、微珠等。样品或模板核酸可以通过可操作的方式与引物和聚合酶关联，并且可以承受加入脱氧核苷三磷酸（“dntp”）的重复循环或“流程”（在本发明中可能指可能导致核苷酸插入的“核苷酸流程”）和洗涤。引物可以退火到样品或模板，使得无论何时加入与模板中下一个碱基互补的dntp时，引物的3’末端都可以在聚合酶作用下延伸。根据已知的核苷酸流程序列和每个核苷酸流程中指示离子浓度的传感器测量的输出信号，可以确定与传感器耦合的反应区中存在的样品核酸相关的核苷酸的类型、序列和数量。

图4为用于dna测序的集成电路传感器阵列上一部分电路的简化框图。集成电路包括基板400上的660兆像素isfet传感器阵列401。上部列偏置/选择电路组合402u和上部行解码器531配置用于访问阵列401的上半部分。下部列偏置/选择电路组合402l和下部行解码器521配置用于访问阵列401的下半部分。

上部模数转换器(adc)电路组合403u耦合到上部列偏置/选择电路组合402u。上部寄存器阵列404u耦合到上部模数转换器(adc)电路组合403u。上部寄存器阵列404u配置为通过串行器（例如511、512）向对应发送器（例如405-23、405-22）提供多个数字数据流。每个发送器均耦合到对应的输出焊盘对（d[23]一对、d[22]一对），其转而又连接到传输线路（未显示）。

同样地，下部模数转换器电路组合403l耦合到下部列偏置和选择电路组合402l。下部寄存器阵列404l耦合到下部模数转换器电路组合403l。下部寄存器阵列404l配置为通过串行器（例如501、502）向对应发送器（例如405-0、405-1）提供多个数字数据流。每个发送器均耦合到对应的输出焊盘对（d[0]、d[1]），其转而又连接到传输线路（未显示）。

阵列可能包括多个未耦合到流体的参比电池。参比电池的栅极耦合到参考电压电路，并提供参考读数，其用于分析来自耦合到射流的isfet的数据。

本发明所述的配置支持具有大量每秒千兆比特发送器的装置，如能够以大于每秒1gb的数据率传输且配置为至少10对的至少20个发送器。例如，装置包括能够以每秒5gb或更高数据率传输数据的24个发送器，支持来自每秒120gb或更高数据率的高速数据源的吞吐量。大量的每秒千兆比特发送器会导致一种情形，其中会出现一类在采用少量发送器的配置中并不明显的实施问题。

包括一个测序器(seq)532、一个数模转换器(dac)533、一个格雷码计数器(gray)534、一个偏置电路(bias)535的支持外围电路耦合到上部电路。此外，包括一个测序器522、一个数模转换器523、一个格雷码计数器524及一个偏置电路525的支持电路耦合到下部电路。芯片包括一个串行外围接口控制块(spictrl)540（其包括配置寄存器，并提供用于装置配置和控制装置的管理总线的接口），以及用于装置配置的一个保险丝阵列(fuse)541。测序器522、532操作传感器阵列（或其他数据源）、外围电路和多个发送器，根据活动模式和空闲模式以帧速率采样数据帧，其中测序器在第一时间间隔中于活动模式下操作第一帧数，在第二时间间隔中于空闲模式下操作第二帧数。在感测系统中，测序器522、532的操作与流体控制器协调，使得第一时间间隔与反应液流重叠，第二时间间隔与紧随其后的洗涤液流重叠。

在一项实例操作技术中，测序器522、532使电路执行帧感测序列。在帧测序序列中，可以使用列偏置/选择电路402u/402l选择和偏置阵列上半部分和下半部分各自的isfet行，以便在每条列线路上产生作为对应传感器阱中电荷的函数的电流。模数转换器电路403u/403l从数模转换器533、523接收斜坡信号，并在相应列线路的电流与斜坡信号的电平相匹配时产生输出信号。可能响应于输出信号而对格雷码计数器524、534进行采样，并将结果存储在寄存器阵列404u/404l中。寄存器阵列404u/404l中的数据会组合进数据包，并在多个数字数据流中应用于芯片上的发送器。

图4中所示的部分电路包括基板400上一组24个发送器中的四个发送器。所示四个发送器包括第一对发送器405-0、405-1和第二对发送器405-22、405-23。如图所示，包括低通滤波器的一个锁相环406-0耦合到第一对发送器405-0、405-1。另外，包括低通滤波器的一个锁相环406-11则耦合到第二对发送器405-22、405-23。锁相环作为时钟倍频器工作，其中每一个均产生一个本地发送时钟，并经由时钟线路（例如锁相环406-0处的407a、407b）向其左侧发送器和右侧发送器提供本地发送时钟。

每个锁相环/低通滤波器406-0、406-11均与对应的锁相环控制块503、513耦合，锁相环控制块存储用于控制和校准锁相环的参数。

此模式可在芯片上的24个发送器之间重复，如此有12个锁相环模块和24个发送器。发送器分组成对，耦合到各个锁相环。锁相环设置在发送器之间的基板上，如此从锁相环到使用锁相环中所产生时钟发送器的传输距离可以很小。

如图所示，锁相环406-0、406-11中的每一个均耦合到单独的电源焊盘vddp和单独的接地焊盘gndp。此外，每个锁相环的单独电源焊盘vddp和单独接地焊盘gndp均设置在与锁相环相邻的芯片上，并位于对应发送器对中的左侧发送器输出焊盘与右侧发送器输出焊盘之间。

单独电源焊盘vddp和单独接地焊盘gndp连接到片外电压源，其可能配置旁路电容和其他电路，以为锁相环电路建立低噪声电源配置，并降低高频锁相环电路和基板400上其他电路之间的噪声耦合。

低速参考时钟（未显示，请参见图5）可以分配在芯片上并连接到各个锁相环。

所示实施例中的时钟倍频器使用锁相环实施。时钟倍频器也可以使用其他电路实施，如延迟锁定回路、相位内插器，以及锁相环、相位内插器和/或延迟锁定回路的组合。

在此实施例中，所述集成电路基板400包括芯片上的温度传感器537、538，配置在芯片的四个角中的每一个角上。温度读数由spi控制块540采样，并存储以供芯片外控制器经由管理总线来访问。另外，所述温度读数被测序器利用以控制装置的功耗和温度。在其他实施例中，可以对一个或多个温度传感器进行不同配置。在其他实施例中，除芯片上的一个或多个温度传感器之外或作为另选方式，温度传感器可能被耦合到微孔阵列结构。

图5示出可能与图4所示装置结合使用的时钟分配电路4.该时钟分配电路包括时钟输入缓冲区570，其中包括clkp和clkn输入，可配置为从片外时钟参考接收差分时钟信号或单端时钟信号。时钟缓冲区570的输出可以菊花链方式分配到沿芯片下侧设置的锁相环580-0至580-5，并通过占空比校正dcc链571（其包括支持整个大型芯片上参考时钟传输的一组级联dcc缓冲区）分配至芯片上侧的锁相环580-6至580-11。在此实例中，参考时钟可以被分配至下侧的发送器单元xmt0至xmt11，并经由dcc链571分配至上侧的发送器单元xmt12至xmt23。每一个发送器单元均包括占空比校正dcc缓冲区，并将参考时钟从发送器单元中的dcc缓冲区传递到其邻近锁相环或邻近发送器单元。下面参照图7描述一个包括此dcc缓冲区的发送器单元电路的实例7.在替代方案中，参考时钟可直接耦合至锁相环电路，而dcc缓冲区可根据需要以其他配置设置在芯片上。

时钟分配电路在相对较低的频率下，如125mhz，以50%占空比为每个锁相环提供参考时钟。在此实例中，参考时钟可以异步分配到锁相环。

图6为图5所示时钟输入缓冲区570的框图5.此实例中的时钟输入缓冲区570包括多路复用器991。clkp焊盘同时连接到多路复用器991的“0”和“1”输入。clkn焊盘连接到多路复用器991的“0”输入。图中设置在装置上、标为cmos_sel的参数控制多路复用器991，使其将一个模式中的差分输入转换为单端输出，或者将单端输入作为单端输出提供。多路复用器991的单端输出可通过与非门992提供给dcc缓冲区993。在此实例中，与非门992可能由标为ref_sel的控制信号来控制。dcc缓冲区993的输出是要分配在芯片上的参考时钟。

参考图5所述的用于dcc缓冲区993或dcc链571的占空比校正电路可使用多种电路结构实施。一些实例在文献中有过描述，包括ogawa等人所著的《用于pll输出的50%占空比校正电路》(a50%duty-cyclecorrectioncircuitforplloutput)，收录于ieee电路与系统学会(iscas)期刊2002年第4卷；以及ragavan等人所著的《用于ddrdram应用的带sar占空比校正器》(dutycyclecorrectorwithsarforddrdramapplication)，收录于国际电气电子与仪器工程高级研究杂志2013年5月第5期第2卷，均通过引用方式整体并入本文。

图7示出与本发明所述技术的实施例对应的发送器对配置。每个发送器对都包括第一发送器xmt610和第二发送器xmt611，其在此实例中对应于芯片上用于输出d[0]的发送器和用于输出d[1]的发送器。锁相环/低通滤波器电路(pll/lpf)612可设置在成对发送器610、611之间。发送器控制块620、621耦合到对应的发送器610、611。对应的数据流630、631分别从芯片上的寄存器阵列输入到发送控制块620、621。锁相环控制块622耦合到锁相环/低通滤波器612。

在图7所示的发送器对配置中实施三个电源域7.控制块620、621、622在基于供电端子vddd和gndd的数字电源域中接收功率。发送器610、611在基于供电端子vddo和gndo的发送器电源域中接收功率（输出“o”功率）。锁相环/低通滤波器电路设置在基于直接连接到锁相环/低通滤波器电路的供电端子vddp、gndp的单个电源域中。

参考时钟rclk从时钟分配电路耦合到锁相环，如上所述。系统时钟sclk耦合到控制块620、621、622。在一些实施例中，系统时钟的标称工作频率可能与参考时钟相同，但也可以是不同频率。

锁相环612作为时钟倍频器工作，在线路650上产生高速本地发送时钟。

在一个实例中，系统时钟和参考时钟以125mhz的频率工作。高速本地发送时钟可在2.5ghz（20x倍增）下产生。此实例中的发送器同时在本地发送时钟的上升沿和下降沿发送，产生每秒5gb的传输速率。在具有以每秒5gb速度工作的24个发送器的芯片上，可实现每秒120gb的吞吐量。

使用包括低速参考时钟的分配、各电源域中锁相环的配置、对应发送器对之间锁相环的布置以及在本地使用本地产生的高速发送时钟等技术，可支持所传输数据具有高数据完整性。

图8为可用于图5和图7所示配置中发送器和发送器控制块700的框图。参考时钟refclk可作为输入提供给单个输出dcc缓冲区710。dcc缓冲区710的输出可用作以菊花链方式连接的输出，如图5所示5.此外，dcc缓冲区710的输出可提供给时钟选择器711，后者还包括差分输出dcc缓冲区。时钟选择器711能够在此实例中标为pllclk的本地高速发送时钟和来自dcc缓冲区710的参考时钟输出之间进行选择。控制信号rclk_sel可用于确定该选择。从dcc缓冲区710选择参考时钟输出的功能支持对芯片进行测试。在工作模式下，可选择本地高速发送时钟pllclk。在本地发送时钟频率下，时钟选择器711的输出可以是线路720上经占空比校正的差分时钟。

线路720上的差分时钟可提供给同步器电路(sync)701、串行器电路702、预驱动器703和片外驱动器704。片外驱动器的输出可连接到焊盘outp和outn，后两者又与传输线路相连。同步器电路701还接收系统时钟，并为串行器702产生同步的系统时钟。来自寄存器阵列的数据流在此实例中以20位数据包的形式应用到串行器702。串行器输出，其可被加扰以保持通信链路的信号转换速率，可应用到预驱动器703，然后经由片外驱动器704传输至芯片外。

图9为包括低通滤波器之锁相环800的框图，可能被用于图5和图7的配置。锁相环800包括连接到参考时钟的相位频率检测器pfd801、电荷泵802、低通滤波器803和环形压控振荡器(vco)804。可编程分频器805可连接在环形vco804的输出与相位和频率检测器801的输入之间。此实例中的可编程分频器805包括时钟选择器811、第一分频器810和第二分频器812。时钟选择器811在一个输入接收环形vco804的输出，在另一个输入接收分频器810的输出。此示例中的分频器810可以是二分频。控制信号div<0>控制时钟选择器811。时钟选择器811的输出可用作本地高速发送时钟pllclk。分频器810的输出可应用到第二分频器812的输入端。响应于控制信号div<1>，第二分频器可配置为五分频(o:/5)或十分频1:/10。组合使用时，在操作期间，第一分频器810和第二分频器812的组合在上述每秒5gb的示例中提供20分频(vco/20)操作，使得实际上本地高速发送时钟能够以参考时钟频率的20倍工作。

各种控制参数耦合到锁相环800中的各种块。参数“快、锁、慢”从相位和频率检测器801提供，以控制电路。电荷泵偏置参数bias_cp<3:0>被施加到电荷泵802。低通滤波器参数c1<5:0>和c2<4:0>被施加到低通滤波器803。vco控制参数band_ctl<3:0>被施加到环vco804。可使用基本锁相环管理来数字控制锁相环，以进行校准和配置，在一个实例中，所述校准和配置由读取器板上的链路控制逻辑来驱动。在其他实施例中，锁相环校准和配置可本地驱动，或者可使用本地和远程操作的组合。

锁相环中的低通滤波器可被配置具有拒绝参考时钟中抖动的传递功能。这可在回路中的电荷泵和滤波电路中实现，因为其在参考时钟的频率下标称地在相位和频率检测器的输出上操作。

图10a和10b示出支持多个电源域系统的发送器电路和实例传感器集成电路的电源迹线的布局。图4中使用的参考数字再次用于相同组件。因此，装置包括基板400。可在基板上实现660百万像素isfet传感器阵列401。上列偏置和选择电路402u和下列偏置和选择电路402l、上模数转换器电路403u和下模数转换器电路403l，和上寄存器阵列404u和下寄存器阵列404l在芯片的中部区域实现。十二个发送器对被设置围绕芯片周长，其中六对在芯片下侧，六对在芯片上侧。多个发送器对包括图10a示出的第一发送器对405-0、405-1，和第二发送器对405-2、405-3；和图10b示出在下边缘上的发送器对405-8、405-9和发送器对405-10、405-11。此外，多个发送器对包括图10b示出的发送器对405-8、405-9和发送器对405-10、405-11；和图10a示出在上边缘上的发送器对405-20、405-21和发送器对405-22、405-23。沿芯片的上边缘和下边缘还实现了四个额外的发送器对，不过由于此处仅截取局部图纸，故而并未显示。因此，12个发送器对在基板400上实现，总共是24个发送器。如上文所述，每个发送器对包括本地时钟倍频器，所述本地时钟倍频器在这个实例中由具有低通滤波器的锁相环来实现。因此，图10a和10b示出锁相环406-0、406-1、406-4、406-5、406-6、406-7、406-10和406-11，每个锁相环可被放置于在对应发送器对中的发送器之间的基板上。

图10a和10b示出包括一个或多个电源域的基板的实例，所述电源域用于例如示出的isfet阵列的高数据率数据源，用于发送器且用于包括参考时钟分配电路的外围逻辑。在图10a和10b的布局中，时钟倍频器设置在基板上单个电源域中，所述单个电源域彼此分开且与其他一个或多个电源域分开。

图10a和10b示出芯片上支持多个电源域的电源焊盘和电源迹线的配置。电源域包括模拟电源域gnda、vdda、数字电源域gndd、vddd，和发送器电源域gndo、vddo。此外，电源域包括12个单个电源域，每个锁相环有一个单个电源域。电源焊盘是基板400上的导电焊盘，其适于连接到引脚或其他连接器结构以电连接到芯片外结构。所述电源焊盘通常包括装置上最高金属层中的图案化金属焊盘。电源迹线是基板上的导电迹线，其适于在基板的区域上分配电力。所述电源迹线通常在装置上最高图案化金属层中实现，并且具有较大的宽度尺寸以支持运载大电流量。

模拟电源域包括基板400的四个角中每个角上被标注为gnda、vdda的电源焊盘。模拟电源域包括电源总线，所述电源总线包括连接到vdda电源焊盘（例如左下方的420v）的迹线411v，和连接到gnda电源焊盘（例如左下方的420g）的迹线411g。迹线411v和411g被配置在装置上作为内部电源迹线，并围绕装置的模拟核心，所述模拟核心包括传感器阵列401和其他电路的部分。

数字电源域包括成对分配在芯片周长周围被标注为gndd、vddd的电源焊盘，包括在每个发送器之间一对。数字电源域包括电源总线，所述电源总线包括连接到vddd电源焊盘的迹线412v，和连接到gndd电源焊盘的迹线412g。迹线412v和412g被放置在装置上模拟电源域迹线411v和411g外部，且被放置为邻近围绕芯片的模拟核心的数字电路。

发送器电源域包括成对分配在芯片周长周围被标注为gndo、vddo的电源焊盘，每个发送器有一对。每对发送器电源域电源焊盘包括对应发送器一侧上的gndo焊盘，和对应发送器相对侧上的vddo焊盘。发送器电源域包括电源总线，所述电源总线包括连接到vddo电源焊盘的迹线413v和连接到gndo电源焊盘的迹线413g。迹线413v和413g被配置在装置上数字电源域迹线412v和412g外部，且被放置以将电源电压分配到芯片周长上的发送器。

在这个实例中，每个锁相环可被设置在单个电源域中。因此，对于包括与24个发送器耦合的12个锁相环（或其他时钟倍频器）的芯片，有12个时钟倍频器电源域。每个本地时钟倍频器电源域包括附图中标注为gndp、vddp的一双电源焊盘。电源焊盘gndp和vddp被设置在发送器的输出焊盘之间。因此，锁相环406-0的电源焊盘gndp和vppd被设置在串行通道d[0]的输出焊盘和串行通道d[1]的输出焊盘之间。每个本地时钟倍频器电源域包括限于锁相环电路的电源迹线和接地迹线。因此，锁相环406-0包括电源迹线414v和接地迹线414g。同样，图10b中的锁相环406-7包括分别连接到本地电源焊盘vddp和接地焊盘gndp的电源迹线415v和接地迹线415g。

从图10a和10b可见，基板400可包括12对发送器，所述发送器具有被设置在所述对发送器之间的单个电源域中的单个时钟倍频器。

除了具有单独的电源迹线和单独的电源焊盘和接地焊盘之外，每个电源域中的电路在基板中彼此电隔离。这种隔离可能使用例如深n阱技术来实现，其中电路的活动区域在由深n阱自大块基板隔开的一个或多个掺杂阱内实现。深n阱可使用选定电源电压来偏置，使得其在操作期间相对于基板且相对于活动区域保持反向偏置。以这种方式，接地和电源电路中产生的噪声并不通过基板直接耦合到其他电源域的电路。

可使用其他技术例如通过在绝缘材料层上沉积的半导体中形成活动区域来隔离一些或所有电源域，所以绝缘材料将活动区域与基板电隔离。

图11示出从图10a和10b的布局取出的两个发送器对。图11示出发送器对405-2、405-3，其中具有单个锁相环406-1。此外，示出发送器对405-8、405-9，其中具有单个锁相环406-4。锁相环具有单个电源焊盘和电源迹线。因此，锁相环406-1包括连接到电源迹线417v的vddp电源焊盘，和连接到接地迹线417g的gndp接地焊盘。锁相环406-4包括连接到电源迹线418v的vddp电源焊盘，和连接到接地迹线418g的gndp接地焊盘。

电源焊盘和输出焊盘的图案包括每个发送器对的被以重复序列设置在基板周围的一组14个焊盘。这个实例中包括发送器405-2和405-3的发送器对的该组14个焊盘，且这些焊盘的锁相环406-1从右到左的顺序如下：发送器电源域接地焊盘gndo、输出焊盘对d[2]、发送器电源域电源焊盘vddo、数字电源域电源焊盘vddd、数字电源域接地焊盘gndd、本地时钟倍频器电源焊盘vddp、本地时钟倍频器接地焊盘gndp、发送器电源域接地焊盘gndo、输出焊盘对d[3]、发送器电源域电源焊盘vddo、数字电源域电源焊盘vddd和数字电源域接地焊盘gndd。

如上所述，在其他实施例中，一个时钟倍频器可只与一个发送器相关，或者与两个以上的发送器的群相关，以适合特定的需要。一个时钟倍频器可被配置以向一个或多个发送器提供发送时钟，其中一个或多个发送器在时钟倍频器的电源域以外的单独的电源域中。发送器对中的配置可提供优势，将发送时钟从时钟倍频器运载到发送器对中相邻发送器的传输线的长度可被本地配置，并且具有短且统一的传输路径，而无需穿过时钟倍频器和连接发送器之外的电路。

图12和图13示出例如图10a和10b中示出的装置上多个电源域的静电放电esd保护配置。在图12和13各自部分中，使用图10a和10b的参考数字示出模拟电源域的电源迹线411v和接地迹线411g、数字电源域的电源迹线412v和接地迹线412g，和发送器电源域的电源迹线413v和接地迹线413g。

参考图12，示出用于保护装置上每个主电源迹线的接地和电源焊盘及接地和电源迹线的esd保护阵列。使用的esd电路包括用于模拟电源域的在电源焊盘和接地电源焊盘（vdda、gnda）和迹线（411v、411g）之间的电路900；用于数字电源域的在电源焊盘和接地电源焊盘（vddd、gndd）和迹线（412v、412g）之间的电路901、902；和用于发送器电源域中电源焊盘和接地电源焊盘（vddo、gndo）和迹线（413v、413g）的电路903、904、905。例如，可使用连接在对应电源域中电源迹线和接地迹线之间的接地栅极nmos(ggnmos)技术中的反向偏置二极管配置来实现esd电路900-905。也可使用其他esd电路实现。

参考图13，示出用于保护本地时钟倍频器电源域并且用于在不同电源域的电源迹线间级联保护的esd保护阵列。在图13中，示出单个锁相环的电源迹线414v，和单个锁相环的接地迹线414g。esd保护电路925连接在迹线414g和414v和对应焊盘vddp、gndp之间。也可使用接地栅极nmos技术中的反向偏置二极管配置来实现电路925。

esd保护电路910、911、912和913在一个端子上连接到与模拟电源域之vdda相连的电源迹线411v。电路910在其对向端子上连接到与数字电源域中vddd相连的电源迹线412v。电路911在其对向端子上连接到与发送器电源域中vddo相连的电源迹线413v。

类似图案可能被分配在芯片周围，使得电路912在其对向端子上连接到与发送器电源域中vddo相连的电源迹线413v。电路913在其对向端子上连接到与发送器数字电源域中vddo相连的电源迹线412v。

esd电路的第二层包括电路914、915、916和917，所述电路的一个端子连接到模拟接地迹线411g，模拟接地迹线411g可连接到模拟电源域的模拟接地焊盘gnda。电路914在其对向端子上连接到与发送器数字电源域中gndd相连的接地迹线412g。电路915可在其对向端子上连接到与发送器电源域中gndo相连的接地迹线413g。类似图案可能被分配在芯片周围，因而电路916在其对向端子上连接到与发送器电源域中gndo相连的接地迹线413g。电路917在其对向端子上连接到与数字电源域中gndd相连的接地迹线412g。

esd电路的第三层包括电路918和919。电路918、919各自包括耦合至与数字电源域中vddd相连的电源迹线412v的一个端子。电路918、919两者都具有连接到与发送器电源域中vddo相连的电源迹线413v的对向端子。

esd电路的第四层包括电路920和921。电路920和921两者都均连接在与数字电源域中gndd相连的接地迹线412g以及与发送器电源域中gndo相连的接地迹线413g之间。

单个时钟倍频器电源域也由esd电路926、927和930保护。esd电路926和927具有连接到与本地时钟倍频器电源域之vddp相连的电源迹线414v的一个端子。电路926具有连接到与模拟电源域中vdda相连的迹线411v的对向端子。电路927具有连接到发送器电源域中接地迹线413g的对向端子。

esd电路930具有连接到与本地时钟倍频器电源域之gndp相连的接地迹线414g的一个端子，以及连接到与发送器电源域中gndo相连的接地迹线413g的对向端子。

连接在接地迹线电源迹线之间的电路927可使用接地栅极nmos技术中的反向偏置二极管配置来实现，所述反向偏置二极管配置与上文给定用于在电源和接地迹线之间进行保护的实例一致。

包括电路910到913、918、919和926的在不同电源域中电源迹线之间进行保护的电路可使用接地栅极nmos技术中的反向偏置二极管配置来实现，所述反向偏置二极管配置与上文给定用于在电源和接地迹线之间进行保护的实例一致。

包括电路914到917、920、921和930的在不同电源域中接地迹线之间进行保护的电路可使用背靠背并联二极管来实现。

图14是示出如图4示出的集成电路传感器上外围电路的组件的示意图，所述组件可为列偏置/选择电路402l/402u、模数转换器电路403l/403u，和寄存器阵列404l/404u的一部分。电路示意性地包括漏极端子耦合到模拟电源电势vdda的参比电池1005和isfet1006。参比电池1005和isfet1006的简化图中的源极端子分别耦合到匹配电源1007、1008。耦合到参比电池1005的电源1007包括与电源晶体管1015串联的共源共栅晶体管1014，晶体管1015与晶体管1014分别使用参考电压v3和v4来偏置。共源共栅晶体管1014的漏极端子上的节点连接到比较器1020的输入。耦合到isfet1006的电源1008包括串联的共源共栅晶体管1016和电源晶体管1017，晶体管1016与晶体管1017分别使用参考电压v3和v4来偏置。共源共栅晶体管1016的漏极端子上的节点连接到比较器1021的输入。

可向比较器1020、1021的第二输入施加斜坡电压。斜坡电压可由数模转换器(dac)1010和斜坡驱动器1009产生。斜坡驱动器1009包括在数字电源电压vddd和接地之间串联的晶体管1011、1012和1013。晶体管1011的栅极可由数模转换器1010的输出来控制。晶体管1012可被配置为由偏置电压v1来控制的共源共栅晶体管。晶体管1013可为由偏置电压v2来控制的电源晶体管。晶体管1012的漏极上的节点连接到比较器1020和1021的第二输入。电容器1030可耦合到节点以稳定斜坡电压。数模转换器1010可被数字地控制，以产生连接到晶体管1011的栅极的斜坡电压，所述斜坡电压具有所需斜坡形状并以帧序列定时。此外，数模转换器1010的输出可耦合到开关1032。可操作开关1032，以在斜坡周期的选定部分期间将数模转换器1010的输出连接到电容器1031。电容器1031上的电压可用作参比电池1005的栅极上的参考电压。

比较器1020和1021的输出耦合到各自的锁存器1022、1023。锁存器1022、1023在每个周期的开始重置，并被操作以捕获各自比较器1020、1021的输出上的转变。锁存器的输出耦合到对应寄存器1024、1025。格雷码计数器1026连接到寄存器1024、1025，且可在时间上与斜坡电压循环。

当电容器1030上的斜坡电压与比较器1020、1021耦合到的参比电池1005或isfet1006所产生的电压匹配时，比较器1020、1021转变。当锁存器1022、1023捕获比较器1020、1021的转变时，格雷码计数器1026的输出可在对应寄存器1024、1025中捕获。寄存器1024、1025中捕获的格雷码值被作为数据流提供给发送器。

使用示出的电路，向发送器提供数据流，所述数据流代表来自传感器阵列的像素。

除了参比电池1005和isfet1006以及其对应的电源1007、1008之外，图14中示出的电路可在数字电源域中实现，因此与模拟电源域、发送器电源域和时钟倍频器电源域隔离。

使用isfet进行dna排序的合并事件的动力学可在大约每秒15帧下发生。传感器可在用于过采样的较高帧速率下运行，以改善信噪比。目标捕获窗口通常可为几秒。由于在芯片上产生倾斜反应次数的试剂流，故可调整活动间隔和空闲间隔以达到良好的效果。在一个实例中，在20秒周期时间中可捕获7秒数据。产生大量数据的芯片可具有较长周期时间以处理资料。在未捕获资料的间隔期间，传感器中可能会浪费能量。

电源管理可能用于降低空闲期间的功耗。

此外，电源管理可使得能够在洗涤周期期间进行暂停或减少的流动周期，其中试剂得到节约。可调谐电源状态和流率，以在变速流下优化试剂使用和芯片的温度。

如本文所述的射流系统中的电源管理可能受到各种因素的约束。例如，通常，试剂不断地流动，以保持芯片温度稳定。芯片通过电容耦合与射流接合。信号电平的变化、像素定时和读出序列（控制）影响电射流，从而可改变电容耦合的参数并使读出过程不稳定。

芯片通过高速链路与读取器板接合。高速链路起初作为发送器-接收器对同步且可能锁定。更改传输协议或读出参数可能使初始配对无效。链路损耗需要时间来恢复，且可能使得无法读出高数据率。

在一些实施例中，电源管理可能不具有对电射流的破坏。然而，像素阵列可向射流创建电容反馈并且可能依赖于信号。

在一些实施例中，电源管理和热管理可使用简单的界面来启动。系统可能忙于处理数据，且可能需要简单交互来启动捕获序列。因此，可使用同步电源状态，其中在活动和睡眠状态之间的工作周期可能一致，或者设法避免平均散热变化。

电源管理参数的一个实例是输出数模转换器的有效位元数量。将模拟信号转换成数字信号可能需要基于信号的噪声基底和动态范围、转换率（百万采样/秒）、转换周期时间（例如帧速率）体系结构（不是基本的噪声源），和来自adc的输出驱动功率的一定量的能量。如图4和类似系统示出，电射流可看不到数据转换。此外，从芯片传输的数据可使用加扰（即，发送器序列化程序块中），且数据链路完整性可能到数据转换的质量。此外，adc序列可同步到行时间/帧时间。

在捕获序列期间，adc可运行12位有效位元数(enob)。在空闲间隔期间，adc可运行8位（或n位）enob。4位enob可节省adc上高达16倍的功耗，而系统中可能没有组件意识到enob的变化（没有收听器）。因此，在空闲模式期间，adc可被控制参数配置以在较低enob值下操作。

除了参比电池1005和isfet1006以及其对应的电源1007、1008之外，图14示出的电路可在活动和空闲模式下操作，以在帧对帧基础上使用一组参数来调整功耗并控制活动和空闲期间的温度。电路可实现例如比例-积分-微分pid控制算法，以管理功耗和芯片温度。

在这个实例中，数字电源域中电路的可控制参数包括例如dac头驻留地址的数模转换器“一个或多个dac参数”的参数、例如格雷码驻留地址的格雷码计数器参数“一个或多个gc参数”、设置比较器功率水平的斜坡驱动器参数v1、v2、控制开关1032的信号vsw的定时。在其他电路实现中，可在帧对帧基础上控制其他类型的参数。同样，在示出的电路中，可控制其他参数以管理外围电路的功耗。其他参数包括例如比较器1020、1021的偏置水平和锁存器1022、1023的偏置水平。

此外，可使用控制电源1007、1008的参数，以在帧对帧基础上控制模拟电源域中电路的功耗。这些参数包括在示出的实例中设置像素列偏置水平的偏置电压v3和v4。对电源1007、1008的控制是可选的。在优选的实例中，控制电源1007、1008，以免使传感器阵列的界面流体动力学和电操作不稳定。例如，可缓慢改变参数或者仅少量改变参数，且从空闲模式到活动模式的转变可在读出活动数据之前较好地执行，以逐帧保持一致电射流。

其他参数可包括锁存器控制状态，所述锁存器控制状态被配置以防止低功率模式下的锁存器转变。锁存器控制状态可被指定，以有利于维持发送器的数据路径的传输链路和低转变计数（因此减少功耗）的图案设置空闲模式期间的锁存器输出值。

设想其中在空闲模式下调整上述任何一个帧电源参数或一个以上的帧电源参数以降低功耗的实施例。

图15是如图4示出的芯片上测序器中控制逻辑的简化图。控制逻辑包括一组帧电源参数寄存器1050和测序器控制逻辑块1040。在一些实施例中，测序器控制逻辑块1040连接到集成电路上引脚1041提供的输入信号，控制信号可被施加到集成电路以启动采样序列。或者，测序器控制逻辑块1040可由控制信号启动，所述控制信号是使用装置上的spi接口或其他管理接口在芯片上产生或写入寄存器集。测序器控制逻辑块1040也接收来自线1042上芯片上的温度传感器的输入，并产生用于定址的时序信号以捕获线1043上的像素帧。例如上文结合图14所讨论，响应于帧电源参数寄存器1050中存储的值，测序器控制逻辑1040产生用于活动和空闲模式的帧设置（由线1044表示）。

代表性的参数集可包括以下内容：

reg.set('lp_trigger',0)#触发捕获开始的控制设置。

reg.set('lp_mode.en',0)#启动低功率时间排序的控制设置。

reg.set('lp_mode.force',0)#迫使低功率相持续运行的控制设置。

reg.set('lp_frame_count',0)#设置帧计数指定的活动期间的持续时间的控制设置。

reg.set('lp_status',0)#指示低功率状态的状态参数。

reg.set('lp_bias.eni_vbn_cb',0)#vbn_cb：像素列线的偏置电流槽（例如v4）。

reg.set('lp_bias.eni_vbn_ct',0)#vbn_ct：像素列线的偏置电流槽（例如v4）。

reg.set('lp_bias.eni_vbn_rmp',0)#vbn_rmp：斜坡偏置的偏置电流槽（例如v2）。

reg.set('lp_bias.eni_vbp_cmp',0)#vbp_cmp：第1阶段比较器偏置的偏置电源（两阶段比较器）。

reg.set('lp_bias.eni_vbp_smp',0)#vbp_smp：第2阶段比较器偏置的偏置电源（两阶段比较器）。

reg.set('lp_bias.mask',0)#{vbp_smp,vbp_cmp,vbn_rmp,vbn_ct,vbn_cb}的掩蔽（选择电路参数以在低功率模式下施加）。

reg.set('lp_ctrl.latch_rst0',0)#latch_rst0的低功率状态。

reg.set('lp_ctrl.latch_set0',1)#latch_set0的低功率状态。

reg.set('lp_ctrl.latch_rst1',1)#latch_rst1的低功率状态。

reg.set('lp_ctrl.latch_set1',0)#latch_set1的低功率状态。

reg.set('lp_ctrl.mask',0)#选择控制设置以在低功率模式下施加的{graycode,dacbuf_en_sf,dac_head,latch}的掩蔽）。

reg.set('mode.stall_pin',1)#设置为0使失速引脚（例如引脚1041）配置为lp_trigger。

reg.set('gray_fixed',0)#格雷码输入的固定值（例如寄存器集的常量输入）。

在示例过程中，可通过启动引脚输入、通过寄存器写入或以其他方式向芯片通知捕获序列的开始。芯片主动地运行一段时间，所述时间可能是固定的、被可编程或动态地调整，然后转变成低功率状态。低功率状态可通过选择控制值的参数和级别以进行控制来配置。活动和空闲的间隔可能是可编程的，且可由芯片以可能不与反应物流和洗涤周期同步的方式来设置。

芯片的状态可能嵌入寄存器集的元数据中，或可在传送到读写器的数据流中。在一些实施例中，芯片的状态可通过spi接口或其他管理总线接口获取。系统可在芯片的活动周期期间捕获数据，并在空闲周期期间可不基于传感器继续传输数据以保持通信链路。活动和空闲周期的开始和停止次数可基于包括时钟周期的数量、行周期的数量或帧周期的数量的定时参数的数量来确定。另外和/或可选地，使用帧周期的数量来确定开始和停止次数可能有用，因为次级效应可在帧间隔而非在捕获期间的某个随机时间捕获。对于精细定时控制，可使用定时参数的组合。

图16是利用本文所述的电源管理技术使用如图1示出的系统来控制流动周期的简化流程图。过程包括初始化用于提供反应物和洗涤流体的射流，和初始化芯片上的发送器以与读写器建立通信链路(1600)。此外，过程包括将帧电源参数加载到芯片上或系统中，使得所述帧电源参数可在需要时被提供到芯片(1601)。在这个实例中，帧电源参数向每个帧传感周期提供电源设置，包括活动模式帧设置和空闲模式帧设置。过程包括对包括反应物流和洗涤流的特定流动周期设置活动帧计数“n”和空闲帧计数“m”。然后系统控制周期中的射流，包括在活动间隔使反应物流动(1603)和在空闲间隔使洗涤剂流动(1604)。在射流的同时，可控制传感器芯片以对“n”帧执行活动帧测序(1605)，随后对“m”帧执行空闲帧测序(1606)。过程包括确定控制温度是否可能在操作范围内(1607)。如果不在，那么活动帧计数“n”和空闲帧计数“m”改变(1608)。之后，在示出的流程图中，活动帧计数“n”和空闲帧计数“m”改变，或如果在框(1607)中控制温度在操作范围内，那么过程确定流序列是否完成(1609)。如果序列没有完成，那么过程循环回到框1602，并执行下一个流动周期。如果序列完成，那么过程结束(1610)。

图17是利用本文所述的电源管理技术使用如图1示出的系统的流动周期的替代性控制过程的简化流程图。过程包括初始化用于提供反应物和洗涤流体的射流，和初始化芯片上的发送器以与读写器建立通信链路(1700)。此外，过程包括将帧电源参数加载到芯片上或系统中，使得所述帧电源参数可在需要时被提供到芯片(1701)。在这个实例中，帧电源参数向每个帧传感周期提供电源设置，包括活动模式帧设置和空闲模式帧设置。过程包括对包括反应物流和洗涤流的特定流动周期设置活动帧计数“n”和空闲帧计数“m”。然后系统控制周期中的射流，包括在活动间隔使反应物以活动流率流动(1703)和在空闲间隔使洗涤剂以可比活动流率小的洗涤流率流动(1704)。接下来，为转变为下一流动周期，洗涤流率可被增大到活动流率，以在活动传感周期之前稳定电射流(1705)。在射流的同时，可控制传感器芯片以对“n”帧执行活动帧测序(1706)，随后对"x"帧执行空闲帧测序(1707)。接下来，对于转变为下一模式，可对“m-x”帧执行转变帧测序(1708)。过程包括确定控制温度是否在操作范围内(1709)。如果不在，那么活动帧计数“n”和空闲帧计数“m”改变(1710)。在一些实施例中，转变参数“m-x”也可改变。如果活动帧计数“n”和空闲帧计数“m”改变，或如果在框(1709)控制温度在操作范围内，那么过程确定流序列是否完成(1711)。如果序列没有完成，那么过程循环回到框1702，并执行下一个流动周期。如果序列完成，那么过程结束(1712)。以这种方式，转变控制被提供使得可在切换到活动模式之前稳定界面区域的电射流和热力学，即使由于例如在空闲帧测序期间可能发生的洗涤流期间降低的流率和传感器阵列中偏置水平的改变，电射流和热力学可能在空闲模式期间改变。然而，电射流和热力学宜应在整个流动周期期间保持稳定，这样可能不必要进行转变流和转变帧测序。

图16和17是示出由排序系统执行的逻辑的流程图。逻辑可使用例如状态机的芯片上电路和处理器来实现，所述处理器使用存储在内存中的计算机程序来编程，所述内存可由计算机系统访问且可由处理器、包括现场可编程集成电路的专用逻辑硬件、和专用逻辑硬件和计算机程序的组合来执行。如与本文中所有流程图一样，应了解，许多步骤可以组合、并行执行或以不同的顺序执行，而不会影响实现的功能。在一些情况下，读者应了解，重新设置步骤也能达到相同的结果，只要也进行某些其他变化即可。在其他情况下，读者应了解，重新设置步骤也能达到相同的结果，只要满足某些条件即可。此外，应了解，本文的流程图仅示出与理解本发明相关的步骤，并且应理解，可在示出的步骤之前、之后和之间执行用于实现其他功能的许多另外的步骤。

因此，描述一种操作传感器阵列的方法，其包括施加交替的活动间隔期间的反应液流和洗涤间隔期间的洗涤液流的序列；向传感器阵列施加偏置设置以产生传感器数据；使用具有活动模式和空闲模式的外围电路来产生来自传感器阵列的传感器数据流；和在活动模式和空闲模式之间切换外围电路以控制功耗。方法可包括：使用响应于阵列温度的反馈来在活动模式和空闲模式之间切换，使温度保持在操作范围内。

外围电路可包括转换电路，所述转换电路响应于配置参数将传感器数据转换成多个数字数据流；多个发送器被配置以从来自转换电路的多个流接收对应数据流并将数据发送到对应接收器；和测序器，所述测序器操作偏置电路来以帧速率产生传感器数据的帧，操作转换电路来以帧速率转换传感器数据。为了支持这个配置，方法可包括在所述活动模式下将第一组一个或多个配置参数应用于所述转换电路，在所述空闲模式下将第二组一个或多个配置参数应用于所述转换电路，并在所述空闲模式期间使用多个发送器维持数据传输。第二组配置参数可适于保持操作准备并降低功耗。此外，方法可包括在所述活动模式下将第三组一个或多个配置参数应用于所述偏置电路，在所述空闲模式下将第四组一个或多个配置参数应用于所述偏置电路。

此外，方法可包括在活动模式和空闲模式期间维持与远程接收器之间的通信链路。

在一个实例中，方法包括在与所述活动间隔重叠的时间间隔中在所述空闲模式下操作第一帧数，并在与紧随其后的空闲间隔重叠的时间间隔中在所述空闲模式下操作第二帧数；和调整第一和第二数量以控制功耗。

系统可提供活动间隔期间的平均流率，其可大于空闲间隔期间的平均流率，减少的流率由传感器阵列上的空闲模式电源设置抵消，从而降低反应液的消耗。

在外围电路包括模数adc转换器的实例中，方法可包括在活动模式下设置模数转换器的第一有效数量的位参数，且在空闲模式下设置模数转换器的小于第一有效数量的第二有效数量的位参数。

在外围电路包括数模dac转换器以产生参考斜坡信号的实例中，方法可包括在空闲模式下设置数模转换器的一个dac驻留地址参数。

在外围电路包括一个格雷码计数器以产生数字计数值的实例中，方法可包括在空闲模式下设置一个格雷码计数器驻留地址参数。

在外围电路包括比较器的实例中，方法可包括在活动模式下设置第一比较器功率级参数，且在空闲模式下设置小于第一比较器功率级参数的第二比较器功率级参数。

在外围电路包括每列阵列的锁存器的实例中，方法可包括在空闲模式下设置锁存器状态。

本文所述的技术提供带宽和热噪声的可调谐adc功耗、连续或脉冲模式采样的可选模式格雷码捕获，和被配置用于n数量帧序列的自动电源管理。

电源管理可用于降低空闲期间的功耗。

此外，电源管理可使得能够进行暂停流动周期，其中试剂得到节约。通常，试剂不断地流动，以保持芯片温度稳定。可调谐电源状态和流率，以在变速流下优化试剂使用和芯片的温度。

本文描述了一种配置，用于在一个集成电路上实现高速发送器的一个阵列。实现的特征包括本地高速发送时钟生成，并在每对发送器之间提供例如锁相环的时钟倍频器，所述发送器向相邻发送器提供短连接器上的本地高速发送时钟。实现的另一特征包括低速参考时钟分配，从而允许以低功耗和低频率将参考时钟分配到发送器阵列，尽量减少发送器受到参考时钟噪声的干扰。此外，实现的特征包括电源分离，从而与发送器、数字电路和装置上的模拟电路分离地向时钟倍频器电路提供单个电源域，尽量减少发送器受到在单独时钟上操作并引入附加噪声来源的芯片其他部分中产生的噪声的干扰。功耗和温度可通过仅控制用于数字域中的功率来管理，同时保持模拟域、发送器域和时钟倍频器域中电路的操作准备。

在一些实施例中，描述了一种包括具有数据源的基板的集成电路，其中基板上的外围电路耦合到数据源，以产生数字数据流。为了支持数据流的高速传输，可在基板上提供产生发送时钟的时钟倍频器。时钟倍频器可设置在基板上单个电源域中，以降低噪声并提高发送时钟的质量。发送器可在基板上，并被配置以接收来自数据源的数据流。发送器被连接以使用发送时钟传输输出焊盘上的数据流。发送器可设置在基板上与时钟倍频器的单个电源域分离的发送器电源域中。在此项技术的其他方面，所述数据源和外围电路均设置在与单个电源域分离的一个或多个电源域中。所述集成电路可以包括多个发送器，与基板上的时钟倍频器连接并由此共用该时钟倍频器。在其他方面，可能在基板上设置多个时钟倍频器，后者产生各自的本地发送时钟，其中每个时钟倍频器可能被配置在基板上的单个电源域中。在这一方面，子组上的多个发送器被布置在具有一个或多个成员的组中，且其中每个组可能被置于多个时钟倍频器中的一个时钟倍频器附近并与之相连接。可使用本文所述的技术来动态地管理功耗和温度，而不会干扰操作准备。

虽然通过参考上面详述的优选实施例和实例公开了要求保护的发明，但是应当理解，这些实例意在示例性而非限制性。可以预期本领域技术人员能够很容易地进行一些修改和组合，然这些修改和组合将不超出本发明的精神和随附权利要求书的范围。本专利的权利要求是。