一种用于数字荧光示波器的数字信号处理方法与流程

技术特征：

1.一种用于数字荧光示波器的数字信号处理方法，数字信号的处理过程均在FPGA中进行，其特征在于，FPGA包括波形快速捕获模块、深度存储控制模块、精确数字触发模块、数字荧光显示模块和串行总线硬件触发与分析模块，所述数字信号处理方法包括：

步骤1：在波形快速捕获模块中，模拟信号经过模拟数字转换器转换为数字信号后，进入数据接收重组单元中，数据接收重组单元将数据分为两路，一路送往精确数字触发模块进行触发的判别，另一路送往数据采集存储控制单元进行数据的存储控制；

步骤2：数据采集存储控制单元将数据送到深度存储控制模块，深度存储控制模块接收到来自数据采集存储控制单元的数据后，在采集数据写入优先级最高的原则下，在DDR写入单元的控制下经DDR接口存储到DDR3内存条中，深度存储控制模块中的每个读模块和读控制之间用FIFO传递数据，DDR读取控制单元经DDR接口读取DDR3内存条中的数据并送往波形快速捕获模块进行数据的处理；

步骤3：波形快速捕获模块接收到来自深度存储模块的数据后，在双端口RAM分段读写单元的控制下，将波形数据缓冲单元分成若干个不同的数据段，每个数据段的大小为1K，每个数据段能存储一个波形；通过分段缓冲存储的方式，将DDR3内存中的数据轮流不间断的送往数字荧光显示模块进行波形的叠加处理；

步骤4：精确数字触发模块接收数据接收重组单元重新组合的32路并行数据，在312.5M时钟控制下将32路并行数据传送给数字边沿触发单元，数字边沿触发单元包含有两个数字比较器，其中一个输入高比较电平，另一个输入低比较电平，当信号低于低比较电平时，触发器进入低电平状态；当信号高于高比较电平时，触发器进入高电平状态；当电平从高电平状态或低电平状态进入保持状态时，触发器状态保持不变，当触发器从低电平状态跳到高电平状态时，触发器输出上升沿触发信息；当从高电平状态跳到低电平状态时触发器输出下降沿触发信息；

步骤5：数字边沿触发单元经过多个周期流水线操作从32路数字信号中提取出边沿触发信息，边沿触发信息的一部分传给高级触发单元，另外一部分信息传给插值单元，插值单元在触发前后两点间进行插值拟合波形，进行触发位置精确定位，数字边沿触发单元、高级触发单元和插值单元均将信号送至触发输出单元，触发输出单元具有延时校准功能；

步骤6：串行总线硬件触发与解码模块接收到来自精确数字触发模块产生的数字边沿信号后，根据CPU发送来的参数设置信息，选择不同的解码通道，经重采样单元后分成两路，其中一路送往总线触发比较单元判定总线触发点的准确位置，另一路送往总线标签生成单元，总线标签生成单元按照不同种类的串行总线类型对应的协议，解析实时数据，完成对数据的打包；总线触发比较单元和总线标签生成单元的处理信息存入总线存储控制单元，总线存储控制单元用来存储触发点的准确位置和总线标签信息，之后总线存储控制单元将数据送往液晶屏驱动控制模块进行总线波形的显示；

步骤7：数字荧光显示模块中设置有多个波形叠加单元，每个波形叠加单元控制一个波形频度值存储单元；

步骤8：波形叠加单元从波形快速捕获模块中的波形数据缓冲区中读出采集数据，并根据该数据判断出其在波形频度值存储单元中的叠加位置，然后从波形频度值存储单元中读出该位置的频度信息，将频度值加1后再写入原来位置；

步骤9：荧光图像生成单元将波形频度值存储模块中的频度值信息读取出来，之后根据正常、反相、色温、光谱四种色彩转换模式转换为颜色信息，荧光图像生成单元生成的图像信息送往液晶屏驱动控制模块进行采集波形的显示。