基于分段技术的硅微动调陀螺仪高精度数字闭环检测电路的制作方法

本发明涉及一种基于分段技术的硅微动调陀螺仪高精度数字闭环检测电路，属于微机电系统(MEMS)和微惯性器件测量领域。

背景技术：

微机电陀螺仪是指利用微机电系统(MEMS)技术，并依据哥式效应原理工作的一类陀螺仪。根据工作方式的不同，微机电陀螺仪可分为振动式、转子式和介质类。转子式微陀螺仪能够实现较高的精度(导航级)，且都是二自由度陀螺。调谐式转子微陀螺仪最先由美国CSDL的L.J.Jenkins等人于2002年提出，它结合了硅微陀螺仪和动力调谐陀螺仪各自的优点，理论分析表明，该种陀螺仪的测量精度可达0.005°/h。调谐转子式陀螺仪摒弃了目前硅微机电陀螺仪通用的高频振动驱动方式，采用了高速旋转驱动的自由转子方式，从而能有效克服振动陀螺仪的一系列弊病，较大幅度地提升了微机电陀螺仪的测量精度。该种陀螺仪信号器采用电容检测和静电力矩反馈形式，目前的动力调谐陀螺仪大多数采用电感信号器和动铁式力矩器，不仅体积大、质量大，而且在较高速率下工作时发热量很大。

技术实现要素：

发明目的：为克服现有技术不足，本发明旨于提供一种基于分段技术的硅微动调陀螺仪高精度数字闭环检测电路。

技术方案：为解决上述技术问题，本发明采用如下技术方案：

一种基于分段技术的硅微动调陀螺仪高精度数字闭环检测电路，包括硅微动调陀螺仪的第一力矩反馈电极(Ad)、第二力矩反馈电极(Bd)、第一信号敏感电极(As)、第二信号敏感电极(Bs)、第一闭环控制电路、第二闭环控制电路和直流升压模块；

第一信号敏感电极(As)的输出作为第一闭环控制电路的输入，第一闭环控制电路的输出作为第一力矩反馈电极(Ad)的输入；

第二信号敏感电极(Bs)的输出作为第二闭环控制电路的输入，第二闭环控制电路的输出作为第二力矩反馈电极(Bd)的输入；

直流升压模块的输出分别作为第一力矩反馈电极(Ad)和第二力矩反馈电极(Bd)的输入。

本申请第一闭环控制电路和第二闭环控制电路结构相同。

调谐转子式微陀螺仪采用平衡环结构，为采用电容检测和静电力反馈结构创造了条件。

本申请基于分段技术的硅微动调陀螺仪高精度数字闭环检测电路提交小、集成度高、质量轻、功耗低。

为了进一步提高检测精度，第一闭环控制电路包括第一检测接口模拟处理电路、第一AD采样电路、第一FPGA控制算法、第一DA输出接口电路和第一直接数字式频率合成器；

第一信号敏感电极(As)的输出作为第一检测接口模拟处理电路的输入，第一检测接口模拟处理电路的输出作为第一AD采样电路的输入，第一AD采样电路的输出分别作为第一DA输出接口电路和第一直接数字式频率合成器的输入，第一DA输出接口电路和第一直接数字式频率合成器的输出均作为第一力矩反馈电极(Ad)的输入，第一直接数字式频率合成器的输出还作为第一检测接口模拟处理电路的输入；

第二闭环控制电路包括第二检测接口模拟处理电路、第二AD采样电路、第二FPGA控制算法、第二DA输出接口电路和第二直接数字式频率合成器；

第二信号敏感电极(Bs)的输出作为第二检测接口模拟处理电路的输入，第二检测接口模拟处理电路的输出作为第二AD采样电路的输入，第二AD采样电路的输出分别作为第二DA输出接口电路和第二直接数字式频率合成器的输入，第二DA输出接口电路和第二直接数字式频率合成器的输出均作为第二力矩反馈电极(Bd)的输入，第二直接数字式频率合成器的输出还作为第二检测接口模拟处理电路的输入。

为了抑制两轴间的耦合作用，有效提取两轴检测电容信号，控制电路采用了两组不同频率的载波信号对检测电容信号进行调制解调。两组载波信号由直接数字式频率合成器产生，其控制信号由主控芯片FPGA发出。

为了更进一步提高检测精度，第一检测接口模拟处理电路包括第一前置放大器、第一带通选频放大器、第一相敏解调器和第一低通滤波器；

第一信号敏感电极(As)的输出作为第一前置放大器的输入，第一前置放大器的输出作为第一带通选频放大器的输入，第一带通选频放大器的输出作为第一相敏解调器的输入，第一相敏解调器的输出作为第一低通滤波器的输入，第一低通滤波器的输出作为第一AD采样电路的输入，第一直接数字式频率合成器的输出作为第一相敏解调器输入；

第二检测接口模拟处理电路包括第二前置放大器、第二带通选频放大器、第二相敏解 调器和第二低通滤波器；

第二信号敏感电极(Bs)的输出作为第二前置放大器的输入，第二前置放大器的输出作为第二带通选频放大器的输入，第二带通选频放大器的输出作为第二相敏解调器的输入，第二相敏解调器的输出作为第二低通滤波器的输入，第二低通滤波器的输出作为第二AD采样电路的输入，第二直接数字式频率合成器的输出的输出作为第二相敏解调器输入。

上述前置放大器与信号敏感电极相连，实现对检测信号的放大；带通选频放大器用于将放大器输出的两轴混合信号分开并相应放大；相敏解调器的参考信号来自直接数字式频率合成器，相敏解调器的输入信号为带通选频放大器的输出；相敏解调器的输出信号作为低通滤波器的输入；滤波后的信号将作为AD采样电路的输入信号。

为了进一步提高检测精度，第一FPGA控制算法包括第一AD信号调理模块、第一PI比例-积分控制器、第一平滑滤波模块、第一DA输出预调理模块和第一控制信号产生模块；

第一AD信号调理模块的输出作为第一PI比例-积分控制器的输入，第一PI比例-积分控制器的输出作为第一平滑滤波模块的输入，第一平滑滤波模块的输出作为第一DA输出预调理模块的输入，第一DA输出预调理模块的输出作为第一DA输出接口电路的输入，第一控制信号产生模块的输出作为第一直接数字式频率合成器的输入；

第二FPGA控制算法包括第二AD信号调理模块、第二PI比例-积分控制器、第二平滑滤波模块、第二DA输出预调理模块和第二控制信号产生模块；

第二AD信号调理模块的输出作为第二PI比例-积分控制器的输入，第二PI比例-积分控制器的输出作为第二平滑滤波模块的输入，第二平滑滤波模块的输出作为第二DA输出预调理模块的输入，第二DA输出预调理模块的输出作为第二DA输出接口电路的输入，第二控制信号产生模块的输出作为第二直接数字式频率合成器的输入。

AD信号调理模块用以将输入的四路AD采样信号进行拼接整合，拼接整合后的信号作为PI控制模块的输入；PI处理后的信号作为平滑滤波模块的输入，进行相应的平滑去噪处理。DA输出预调理模块将平滑滤波后的信号进行分级处理，以便与后级DA输出调理电路联合使用。

AD信号调理模块首先将四路不同放大倍数的AD采样信号进行位数扩展，然后再根据前期放大倍数的不同进行相应的压缩取位；AD信号调理模块对四路采样信号进行超阈值判断，选择没超阈值并且放大倍数最大的一路数据作为AD信号调理模块的输出。该操 作保证了AD级联采样电路在不同幅度输入信号的情况下，通过选择合适的放大倍数，以及后续的扩位取位操作，使得处理后的采样有效位数保持一致。

AD信号调理模块的输出信号作为PI控制模块的输入，同时，AD信号调理模块将信号处理时所包含的倍数信息、取位信息传递给PI控制模块作为PI处理时进行倍数补偿的控制信号。

PI控制模块的输出信号作为平滑滤波模块的输入，平滑滤波模块采用去峰值滑动平均算法，滑动长度为M，每次处理时去掉最大值、最小值，取剩余M-2个数据的平均值，滑动平均使用先进先出算法，每个控制周期运行一次；平滑滤波模块主要将AD信号调理模块、PI控制模块在进行拼接操作时产生的噪声滤除，平滑运算结果。

为提高对检测信号的采样精度，第一AD采样电路使用四路级联AD采样，单路采样回路包括第一信号放大模块一、第一信号放大模块二、第一信号放大模块三、第一信号放大模块四、第一偏置电路一、第一偏置电路二、第一偏置电路三、第一偏置电路四、第一AD芯片一、第一AD芯片二、第一AD芯片三和第一AD芯片四；

第一信号放大模块一、第一信号放大模块二、第一信号放大模块三和第一信号放大模块四依次顺序相连，实现对输入信号的级联放大，每级放大倍数固定为E，E>2；第一信号放大模块一、第一偏置电路一、第一AD芯片一和第一AD信号调理模块顺序相接；第一信号放大模块二、第一偏置电路二、第一AD芯片二和第一AD信号调理模块顺序相接；第一信号放大模块三、第一偏置电路三、第一AD芯片三和第一AD信号调理模块顺序相接；第一信号放大模块四、第一偏置电路四、第一AD芯片四和第一AD信号调理模块顺序相接；第一低通滤波器的输出作为第一信号放大模块一的输入；

第二AD采样电路使用四路级联AD采样，单路采样回路包括第二信号放大模块一、第二信号放大模块二、第二信号放大模块三、第二信号放大模块四、第二偏置电路一、第二偏置电路二、第二偏置电路三、第二偏置电路四、第二AD芯片一、第二AD芯片二、第二AD芯片三和第二AD芯片四；

第二信号放大模块一、第二信号放大模块二、第二信号放大模块三和第二信号放大模块四依次顺序相连，实现对输入信号的级联放大，每级放大倍数固定为E，E>2；第二信号放大模块一、第二偏置电路一、第二AD芯片一和第二AD信号调理模块顺序相接；第二信号放大模块二、第二偏置电路二、第二AD芯片二和第二AD信号调理模块顺序相接；第二信号放大模块三、第二偏置电路三、第二AD芯片三和第二AD信号调理模块顺序相接；第二信号放大模块四、第二偏置电路四、第二AD芯片四和第二AD信号调理模块顺 序相接；第二低通滤波器的输出作为第二信号放大模块一的输入。

四路AD芯片对不同放大倍数的输入信号采样后，其结果作为AD信号调理模块的输入，做进一步处理。

为了进一步提高检测精度，第一AD信号调理模块包括第一AD转换结果一、第一AD转换结果二、第一AD转换结果三、第一AD转换结果四、第一位数扩展模块一、第一位数扩展模块二、第一位数扩展模块三、第一位数扩展模块四、第一位数压缩模块一、第一位数压缩模块二、第一位数压缩模块三、第一位数压缩模块四、第一比较器和第一多路选择器；

第一AD转换结果一、第一AD转换结果二、第一AD转换结果三、第一AD转换结果四分别与第一位数扩展模块一、第一位数扩展模块二、第一位数扩展模块三、第一位数扩展模块四相连，前期已经知道四路AD所采信号对应的放大倍数，四路位数扩展模块将根据前期的放大倍数对应的与相应的数字量相乘，将小的数字量放大，大的数字量不变；

第一位数扩展模块一、第一位数扩展模块二、第一位数扩展模块三、第一位数扩展模块四分别与第一位数压缩模块一、第一位数压缩模块二、第一位数压缩模块三、第一位数压缩模块四相连，将有用的数字信号量提取出来；第一位数压缩模块一、第一位数压缩模块二、第一位数压缩模块三、第一位数压缩模块四均与第一比较器相连，第一位数压缩模块一、第一位数压缩模块二、第一位数压缩模块三、第一位数压缩模块四的输出量作为第一比较器的输入，第一比较器将四路数字信号分别与预设阈值相比较，得到选择控制量；第一位数压缩模块一、第一位数压缩模块二、第一位数压缩模块三、第一位数压缩模块四均与第一多路选择器相连，第一比较器与第一多路选择器相连，第一比较器的输出作为第一多路选择器的控制信号；

第一AD信号调理模块首先将四路不同放大倍数的AD采样信号进行位数扩展，然后再根据前期放大倍数的不同进行相应的压缩取位；第一AD信号调理模块对四路采样信号进行超阈值判断，选择没超阈值并且放大倍数最大的一路数据作为第一AD信号调理模块的输出。

该操作保证了AD级联采样电路在不同幅度输入信号的情况下，通过选择合适的放大倍数，以及后续的扩位取位操作，使得处理后的采样有效位数保持一致。

为了进一步提高检测精度，第二AD信号调理模块包括第二AD转换结果一、第二AD转换结果二、第二AD转换结果三、第二AD转换结果四、第二位数扩展模块一、第二位数扩展模块二、第二位数扩展模块三、第二位数扩展模块四、第二位数压缩模块一、 第二位数压缩模块二、第二位数压缩模块三、第二位数压缩模块四、第二比较器和第二多路选择器；

第二AD转换结果一、第二AD转换结果二、第二AD转换结果三、第二AD转换结果四分别与第二位数扩展模块一、第二位数扩展模块二、第二位数扩展模块三、第二位数扩展模块四相连，前期已经知道四路AD所采信号对应的放大倍数，四路位数扩展模块将根据前期的放大倍数对应的与相应的数字量相乘，将小的数字量放大，大的数字量不变；

第二位数扩展模块一、第二位数扩展模块二、第二位数扩展模块三、第二位数扩展模块四分别与第二位数压缩模块一、第二位数压缩模块二、第二位数压缩模块三、第二位数压缩模块四相连，将有用的数字信号量提取出来；第二位数压缩模块一、第二位数压缩模块二、第二位数压缩模块三、第二位数压缩模块四均与第二比较器相连，第二位数压缩模块一、第二位数压缩模块二、第二位数压缩模块三、第二位数压缩模块四的输出量作为第二比较器的输入，第二比较器将四路数字信号分别与预设阈值相比较，得到选择控制量；第二位数压缩模块一、第二位数压缩模块二、第二位数压缩模块三、第二位数压缩模块四均与第二多路选择器相连，第二比较器与第二多路选择器相连，第二比较器的输出作为第二多路选择器的控制信号；

第二AD信号调理模块首先将四路不同放大倍数的AD采样信号进行位数扩展，然后再根据前期放大倍数的不同进行相应的压缩取位；第二AD信号调理模块对四路采样信号进行超阈值判断，选择没超阈值并且放大倍数最大的一路数据作为第二AD信号调理模块的输出。

为了进一步提高检测精度，第一DA输出预调理模块包括第一比较器一、第一增益选择器和第一乘法器；第一平滑滤波模块的输出作为第一比较器和第一乘法器的输入，第一比较器的输出结果作为第一增益选择器的输入，第一增益选择器的输出与第一平滑滤波模块的输出相乘，所得结果作为第一DA输出预调理模块的输出，第一DA输出预调理模块的输出作为第一DA输出接口电路的输入；

第二DA输出预调理模块包括第二比较器一、第二增益选择器和第二乘法器；第二平滑滤波模块的输出作为第二比较器和第二乘法器的输入，第二比较器的输出结果作为第二增益选择器的输入，第二增益选择器的输出与第二平滑滤波模块的输出相乘，所得结果作为第二DA输出预调理模块的输出，第二DA输出预调理模块的输出作为第二DA输出接口电路的输入。

平滑滤波模块的输出信号作为DA输出预调理模块的输入，从闭环控制回路整体来 看，平滑滤波模块的输出信号为反馈信号，为提高反馈信号的控制精度，充分发挥高精度DA的输出精度，DA输出预调理模块需要将输入信号进行分级放大后再送入DA输出。平滑滤波模块的输出作为比较器和乘法器的输入，比较器的输出结果作为增益选择器的输入，增益选择器的输出与平滑滤波模块的输出相乘，所得结果作为DA输出预调理模块的输出。该模块将输入信号按照幅值大小分成四个部分，即其中N为设定分割倍数，F代表饱和值。然后将落在上述四个范围内的数字量信号分别放大N³、N²、N、1倍。

为了进一步提高检测精度，第一DA输出接口电路包括第一DA转换电路、第一DA输出缩放电路一、第一DA输出缩放电路二、第一DA输出缩放电路三、第一DA输出缩放电路四、第一多路信号选择器和第一功率放大器；

第一DA输出预调理模块的输出信号作为第一DA转换电路的输入，第一DA转换电路的输出作为第一DA输出缩放电路一的输入，第一DA输出缩放电路一、第一DA输出缩放电路二、第一DA输出缩放电路三和第一DA输出缩放电路四依次相连，第一DA输出缩放电路一、第一DA输出缩放电路二、第一DA输出缩放电路三、第一DA输出缩放电路四和第一DA输出预调理模块分别与第一多路信号选择器相连，第一多路信号选择器的输出作为第一功率放大器的输入，第一功率放大器的输出作为第一力矩反馈电极(Ad)的输入；

第二DA输出接口电路包括第二DA转换电路、第二DA输出缩放电路一、第二DA输出缩放电路二、第二DA输出缩放电路三、第二DA输出缩放电路四、第二多路信号选择器和第二功率放大器；

第二DA输出预调理模块的输出信号作为第二DA转换电路的输入，第二DA转换电路的输出作为第二DA输出缩放电路一的输入，第二DA输出缩放电路一、第二DA输出缩放电路二、第二DA输出缩放电路三和第二DA输出缩放电路四依次相连，第二DA输出缩放电路一、第二DA输出缩放电路二、第二DA输出缩放电路三、第二DA输出缩放电路四和第二DA输出预调理模块分别与第二多路信号选择器相连，第二多路信号选择器的输出作为第二功率放大器的输入，第二功率放大器的输出作为第二力矩反馈电极(Bd)的输入。

上述DA输出与DA输出缩放电路的输入相连，DA输出缩放电路采用级联缩放电路， 对输入信号依次放大1倍。多路信号选择器的输入信号为DA级联缩放电路的四路输出信号，DA输出预调理模块在做分级放大时，将分级信息输出至多路信号选择器作为其控制信号，多路信号选择器的输出与功率放大器相连。DA输出预调理模块、DA转换电路、DA级联缩放电路以及多路信号选择器的配合使用在保证数模信号转换的同时，通过相应放大缩小，使得高精度DA转换电路充分发挥其高精度输出作用，提高了反馈信号的控制精度。功率放大器的输出与反馈电极Ad相连，直流升压模块提供用于加载在反馈电极Ad上高电压，实现闭环反馈控制。

本发明未提及的技术均为现有技术。

本发明硅微动调陀螺仪高精度数字闭环检测电路具有如下有益效果：

(1)具有数字化控制和输出的优点，便于与外设接口相连；

(2)基于分段技术的四路级联放大电路和AD采样电路的配合使用，拓宽了AD的采样范围，尤其是提高了对小信号的提取能力，有益于提升对微弱信号的检测精度；

(3)对DA输入信号的分级放大操作使得DA的输出始终保持在较高输出电压附近，有益于充分发挥高精度DA的输出精度；

(4)控制算法在FPGA内实现，具有集成度高，体积小，功耗低等优点。

附图说明

图1是本发明的基于分段技术的硅微动调陀螺仪高精度数字闭环检测系统框图；

图2是本发明的检测接口模拟处理电路框图；

图3是本发明的FPGA处理算法框图；

图4是本发明的AD采样电路框图；

图5是本发明的AD信号调理模块框图；

图6是本发明的DA输出预调理模块框图；

图7是本发明的DA输出调理模块框图。

具体实施方式

为了更好地理解本发明，下面结合实施例进一步阐明本发明的内容，但本发明的内容不仅仅局限于下面的实施例。

如图1所述，基于分段技术的硅微动调陀螺仪高精度数字闭环检测电路，包括硅微动调陀螺仪2的第一力矩反馈电极Ad、第二力矩反馈电极Bd、第一信号敏感电极As、第二信号敏感电极Bs、第一闭环控制电路、第二闭环控制电路和直流升压模块1；

第一信号敏感电极As的输出作为第一闭环控制电路的输入，第一闭环控制电路的输出作为第一力矩反馈电极Ad的输入；

第二信号敏感电极Bs的输出作为第二闭环控制电路的输入，第二闭环控制电路的输出作为第二力矩反馈电极Bd的输入；

直流升压模块1的输出分别作为第一力矩反馈电极Ad和第二力矩反馈电极Bd的输入；

第一闭环控制电路包括第一检测接口模拟处理电路3、第一AD采样电路4、第一FPGA控制算法5、第一DA输出接口电路6和第一直接数字式频率合成器7；

第一信号敏感电极As的输出作为第一检测接口模拟处理电路3的输入，第一检测接口模拟处理电路3的输出作为第一AD采样电路4的输入，第一AD采样电路4的输出分别作为第一DA输出接口电路6和第一直接数字式频率合成器7的输入，第一DA输出接口电路6和第一直接数字式频率合成器7的输出均作为第一力矩反馈电极Ad的输入，第一直接数字式频率合成器7的输出还作为第一检测接口模拟处理电路3的输入；

第二闭环控制电路包括第二检测接口模拟处理电路8、第二AD采样电路9、第二FPGA控制算法10、第二DA输出接口电路11和第二直接数字式频率合成器12；

第二信号敏感电极Bs的输出作为第二检测接口模拟处理电路8的输入，第二检测接口模拟处理电路8的输出作为第二AD采样电路9的输入，第二AD采样电路9的输出分别作为第二DA输出接口电路11和第二直接数字式频率合成器12的输入，第二DA输出接口电路11和第二直接数字式频率合成器12的输出均作为第二力矩反馈电极Bd的输入，第二直接数字式频率合成器12的输出还作为第二检测接口模拟处理电路8的输入。

上述两组闭环控制回路在结构上一致，只是为了抑制两轴间的耦合作用，有效区分提取两轴敏感检测电容信号，控制电路采用了两组不同频率的载波信号对检测电容信号进行调制解调。两组载波信号由直接数字式频率合成器产生，其控制信号由主控芯片FPGA发出。为方便叙述，下面以其中一组闭环控制回路做进一步解释。信号敏感电极As与检测接口模拟处理电路相连，实现对检测信号的初步放大、解调、滤波处理。检测接口模拟处理电路需要完成相敏解调功能，其参考信号来自于直接数字式频率合成器的输出信号。检测接口模拟处理电路的输出作为AD采样电路的输入，AD采样电路完成采样后，将其得到的数字信号输入FPGA控制算法模块，FPGA控制算法模块实现对采样信号的变换、整形、拆解、合成以及后续的PI控制和平滑处理。FPGA控制算法模块与DA输出接口电路和直接数字式频率合成器相连，分别将所需的控制信号送入两个模块。

如图2所示，第一检测接口模拟处理电路3包括第一前置放大器13、第一带通选频放大器14、第一相敏解调器15和第一低通滤波器16；

第一信号敏感电极As的输出作为第一前置放大器13的输入，第一前置放大器13的输出作为第一带通选频放大器14的输入，第一带通选频放大器14的输出作为第一相敏解调器15的输入，第一相敏解调器15的输出作为第一低通滤波器16的输入，第一低通滤波器16的输出作为第一AD采样电路4的输入，第一直接数字式频率合成器7的输出作为第一相敏解调器15输入；

第二检测接口模拟处理电路8包括第二前置放大器、第二带通选频放大器、第二相敏解调器和第二低通滤波器；

第二信号敏感电极Bs的输出作为第二前置放大器的输入，第二前置放大器的输出作为第二带通选频放大器的输入，第二带通选频放大器的输出作为第二相敏解调器的输入，第二相敏解调器的输出作为第二低通滤波器的输入，第二低通滤波器的输出作为第二AD采样电路9的输入，第二直接数字式频率合成器12的输出的输出作为第二相敏解调器输入。

上述前置放大器与信号敏感电极As相连，实现对检测信号的放大；带通选频放大器用于将放大器输出的两轴混合信号分开并相应放大；相敏解调器的参考信号来自直接数字式频率合成器，输入信号为带通选频放大器的输出；相敏解调器的输出信号作为低通滤波器的输入；滤波后的信号将作为AD采样电路的输入信号。

如图3所示，第一FPGA控制算法5包括第一AD信号调理模块17、第一PI比例-积分控制器18、第一平滑滤波模块19、第一DA输出预调理模块20和第一控制信号产生模块21；

第一AD信号调理模块17的输出作为第一PI比例-积分控制器18的输入，第一PI比例-积分控制器18的输出作为第一平滑滤波模块19的输入，第一平滑滤波模块19的输出作为第一DA输出预调理模块20的输入，第一DA输出预调理模块20的输出作为第一DA输出接口电路6的输入，第一控制信号产生模块21的输出作为第一直接数字式频率合成器7的输入；

第二FPGA控制算法10包括第二AD信号调理模块、第二PI比例-积分控制器、第二平滑滤波模块、第二DA输出预调理模块和第二控制信号产生模块；

第二AD信号调理模块的输出作为第二PI比例-积分控制器的输入，第二PI比例-积分控制器的输出作为第二平滑滤波模块的输入，第二平滑滤波模块的输出作为第二DA输 出预调理模块的输入，第二DA输出预调理模块的输出作为第二DA输出接口电路的输入，第二控制信号产生模块的输出作为第二直接数字式频率合成器的输入。

AD信号调理模块用以将输入的四路AD采样信号进行拼接整合，拼接整合后的信号作为PI控制模块的输入。PI处理后的信号作为平滑滤波模块的输入，进行相应的平滑去噪处理。DA输出预调理模块20将平滑滤波后的信号进行分级处理，以便与后级DA输出调理电路联合使用。AD信号调理模块的输出信号作为PI控制模块的输入，同时，AD信号调理模块将信号处理时所包含的倍数信息、取位信息传递给PI控制模块作为PI处理时进行倍数补偿的控制信号。PI控制模块的输出信号作为平滑滤波模块的输入，平滑滤波模块采用去峰值滑动平均算法，滑动长度为M，每次处理时去掉最大值、最小值，取剩余M-2个数据的平均值，滑动平均使用先进先出算法，每个控制周期运行一次。平滑滤波模块主要将AD信号调理模块、PI控制模块在进行拼接操作时产生的噪声滤除，平滑运算结果。平滑滤波模块的输出信号作为DA输出预调理模块的输入，从闭环控制回路整体来看，平滑滤波模块的输出信号为反馈信号，为提高反馈信号的控制精度，充分发挥高精度DA的输出精度，DA输出预调理模块需要将输入信号进行分级放大后再送入DA输出。直接数字式频率合成器与其控制信号产生模块相连。

如图4所示，第一AD采样电路4使用四路级联AD采样，单路采样回路包括第一信号放大模块一22、第一信号放大模块二25、第一信号放大模块三28、第一信号放大模块四31、第一偏置电路一23、第一偏置电路二26、第一偏置电路三29、第一偏置电路四32、第一AD芯片一24、第一AD芯片二27、第一AD芯片三30和第一AD芯片四33；

第一信号放大模块一22、第一信号放大模块二25、第一信号放大模块三28和第一信号放大模块四31依次顺序相连，实现对输入信号的级联放大，每级放大倍数固定为E，E>2；第一信号放大模块一22、第一偏置电路一23、第一AD芯片一24和第一AD信号调理模块17顺序相接；第一信号放大模块二25、第一偏置电路二26、第一AD芯片二27和第一AD信号调理模块17顺序相接；第一信号放大模块三28、第一偏置电路三29、第一AD芯片三30和第一AD信号调理模块17顺序相接；第一信号放大模块四31、第一偏置电路四32、第一AD芯片四33和第一AD信号调理模块17顺序相接；第一低通滤波器16的输出作为第一信号放大模块一22的输入；

第二AD采样电路9使用四路级联AD采样，单路采样回路包括第二信号放大模块一、第二信号放大模块二、第二信号放大模块三、第二信号放大模块四、第二偏置电路一、第二偏置电路二、第二偏置电路三、第二偏置电路四、第二AD芯片一、第二AD芯片二、 第二AD芯片三和第二AD芯片四；

第二信号放大模块一、第二信号放大模块二、第二信号放大模块三和第二信号放大模块四依次顺序相连，实现对输入信号的级联放大，每级放大倍数固定为E，E>2；第二信号放大模块一、第二偏置电路一、第二AD芯片一和第二AD信号调理模块顺序相接；第二信号放大模块二、第二偏置电路二、第二AD芯片二和第二AD信号调理模块顺序相接；第二信号放大模块三、第二偏置电路三、第二AD芯片三和第二AD信号调理模块顺序相接；第二信号放大模块四、第二偏置电路四、第二AD芯片四和第二AD信号调理模块顺序相接；第二低通滤波器的输出作为第二信号放大模块一的输入。

四路AD芯片对不同放大倍数的输入信号采样后，其结果作为AD信号调理模块的输入，做进一步处理。

如图5所示，第一AD信号调理模块17包括第一AD转换结果一34、第一AD转换结果二37、第一AD转换结果三40、第一AD转换结果四43、第一位数扩展模块一35、第一位数扩展模块二38、第一位数扩展模块三41、第一位数扩展模块四44、第一位数压缩模块一36、第一位数压缩模块二39、第一位数压缩模块三42、第一位数压缩模块四45、第一比较器46和第一多路选择器47；

第一AD转换结果一34、第一AD转换结果二37、第一AD转换结果三40、第一AD转换结果四43分别与第一位数扩展模块一35、第一位数扩展模块二38、第一位数扩展模块三41、第一位数扩展模块四44相连，前期已经知道四路AD所采信号对应的放大倍数，四路位数扩展模块将根据前期的放大倍数对应的与相应的数字量相乘，将小的数字量放大，大的数字量不变；

第一位数扩展模块一35、第一位数扩展模块二38、第一位数扩展模块三41、第一位数扩展模块四44分别与第一位数压缩模块一36、第一位数压缩模块二39、第一位数压缩模块三42、第一位数压缩模块四45相连，将有用的数字信号量提取出来；第一位数压缩模块一36、第一位数压缩模块二39、第一位数压缩模块三42、第一位数压缩模块四45均与第一比较器46相连，第一位数压缩模块一36、第一位数压缩模块二39、第一位数压缩模块三42、第一位数压缩模块四45的输出量作为第一比较器46的输入，第一比较器46将四路数字信号分别与预设阈值相比较，得到选择控制量；第一位数压缩模块一36、第一位数压缩模块二39、第一位数压缩模块三42、第一位数压缩模块四45均与第一多路选择器47相连，第一比较器46与第一多路选择器47相连，第一比较器46的输出作为第一多路选择器61的控制信号；

第一AD信号调理模块17首先将四路不同放大倍数的AD采样信号进行位数扩展，然后再根据前期放大倍数的不同进行相应的压缩取位；第一AD信号调理模块17对四路采样信号进行超阈值判断，选择没超阈值并且放大倍数最大的一路数据作为第一AD信号调理模块17的输出。

第二AD信号调理模块包括第二AD转换结果一、第二AD转换结果二、第二AD转换结果三、第二AD转换结果四、第二位数扩展模块一、第二位数扩展模块二、第二位数扩展模块三、第二位数扩展模块四、第二位数压缩模块一、第二位数压缩模块二、第二位数压缩模块三、第二位数压缩模块四、第二比较器和第二多路选择器；

第二AD转换结果一、第二AD转换结果二、第二AD转换结果三、第二AD转换结果四分别与第二位数扩展模块一、第二位数扩展模块二、第二位数扩展模块三、第二位数扩展模块四相连，前期已经知道四路AD所采信号对应的放大倍数，四路位数扩展模块将根据前期的放大倍数对应的与相应的数字量相乘，将小的数字量放大，大的数字量不变；

第二位数扩展模块一、第二位数扩展模块二、第二位数扩展模块三、第二位数扩展模块四分别与第二位数压缩模块一、第二位数压缩模块二、第二位数压缩模块三、第二位数压缩模块四相连，将有用的数字信号量提取出来；第二位数压缩模块一、第二位数压缩模块二、第二位数压缩模块三、第二位数压缩模块四均与第二比较器相连，第二位数压缩模块一、第二位数压缩模块二、第二位数压缩模块三、第二位数压缩模块四的输出量作为第二比较器的输入，第二比较器将四路数字信号分别与预设阈值相比较，得到选择控制量；第二位数压缩模块一、第二位数压缩模块二、第二位数压缩模块三、第二位数压缩模块四均与第二多路选择器相连，第二比较器与第二多路选择器相连，第二比较器的输出作为第二多路选择器的控制信号；

第二AD信号调理模块首先将四路不同放大倍数的AD采样信号进行位数扩展，然后再根据前期放大倍数的不同进行相应的压缩取位；第二AD信号调理模块对四路采样信号进行超阈值判断，选择没超阈值并且放大倍数最大的一路数据作为第二AD信号调理模块的输出。

四路AD转换结果分别与四路位数扩展模块相连，前期已经知道四路AD所采信号对应的放大倍数，四路位数扩展模块将根据前期的放大倍数对应的与相应的数字量相乘，主要思想是将小的数字量放大，大的数字量不变；位数扩展模块与位数压缩模块相连，将有用的数字信号量提取出来；位数压缩模块与比较器相连，压缩模块的输出量作为比较器的输入，比较器将四路数字信号分别与预设阈值相比较，得到选择控制量；位数压缩模块与多 路选择器相连，比较器与多路选择器相连，比较器的输出作为多路选择器的控制信号。AD信号调理模块首先将四路不同放大倍数的AD采样信号进行位数扩展，然后再根据前期放大倍数的不同进行相应的压缩取位；AD信号调理模块对四路采样信号进行超阈值判断，选择没超阈值并且放大倍数最大的一路数据作为AD信号调理模块的输出。该操作保证了AD级联采样电路在不同幅度输入信号的情况下，通过选择合适的放大倍数，以及后续的扩位取位操作，使得处理后的采样有效位数保持一致。

如图6所示，第一DA输出预调理模块20包括第一比较器一48、第一增益选择器49和第一乘法器50；第一平滑滤波模块19的输出作为第一比较器48和第一乘法器50的输入，第一比较器48的输出结果作为第一增益选择器49的输入，第一增益选择器49的输出与第一平滑滤波模块19的输出相乘，所得结果作为第一DA输出预调理模块20的输出，第一DA输出预调理模块20的输出作为第一DA输出接口电路6的输入；

第二DA输出预调理模块包括第二比较器一、第二增益选择器和第二乘法器；第二平滑滤波模块的输出作为第二比较器和第二乘法器的输入，第二比较器的输出结果作为第二增益选择器的输入，第二增益选择器的输出与第二平滑滤波模块的输出相乘，所得结果作为第二DA输出预调理模块的输出，第二DA输出预调理模块的输出作为第二DA输出接口电路的输入。

如图7所示，第一DA输出接口电路6包括第一DA转换电路51、第一DA输出缩放电路一52、第一DA输出缩放电路二53、第一DA输出缩放电路三54、第一DA输出缩放电路四55、第一多路信号选择器56和第一功率放大器57；

第一DA输出预调理模块20的输出信号作为第一DA转换电路51的输入，第一DA转换电路51的输出作为第一DA输出缩放电路一52的输入，第一DA输出缩放电路一52、第一DA输出缩放电路二53、第一DA输出缩放电路三54和第一DA输出缩放电路四55依次相连，第一DA输出缩放电路一52、第一DA输出缩放电路二53、第一DA输出缩放电路三54、第一DA输出缩放电路四55和第一DA输出预调理模块20分别与第一多路信号选择器56相连，第一多路信号选择器56的输出作为第一功率放大器57的输入，第一功率放大器57的输出作为第一力矩反馈电极Ad的输入；

第二DA输出接口电路包括第二DA转换电路、第二DA输出缩放电路一、第二DA输出缩放电路二、第二DA输出缩放电路三、第二DA输出缩放电路四、第二多路信号选择器和第二功率放大器；

第二DA输出预调理模块的输出信号作为第二DA转换电路的输入，第二DA转换电 路的输出作为第二DA输出缩放电路一的输入，第二DA输出缩放电路一、第二DA输出缩放电路二、第二DA输出缩放电路三和第二DA输出缩放电路四依次相连，第二DA输出缩放电路一、第二DA输出缩放电路二、第二DA输出缩放电路三、第二DA输出缩放电路四和第二DA输出预调理模块分别与第二多路信号选择器相连，第二多路信号选择器的输出作为第二功率放大器的输入，第二功率放大器的输出作为第二力矩反馈电极Bd的输入。

上述DA输出预调理模块的输出信号作为DA转换电路的输入，DA输出与DA输出缩放电路的输入相连，DA输出缩放电路采用级联缩放电路，对输入信号依次放大1倍。多路信号选择器的输入信号为DA级联缩放电路的四路输出信号，DA输出预调理模块在做分级放大时，将分级信息输出至多路信号选择器作为其控制信号，多路信号选择器的输出与功率放大器相连。DA输出预调理模块、DA转换电路、DA级联缩放电路以及多路信号选择器的配合使用在保证数模信号转换的同时，通过相应放大缩小，使得高精度DA转换电路充分发挥其高精度输出作用，提高了反馈信号的控制精度。功率放大器的输出与反馈电极Ad相连，将反馈信号施加在反馈电极上。

以上仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对各设施位置进行调整，这些调整也应视为本发明的保护范围。