模拟超声波束形成器的制作方法

本申请要求35U.S.C.§120下2015年11月19日提交的美国申请序列No.62/257,706、发明名称为“模拟超声波束形成器”、发明人为EricNestler的优先权。优先权申请的公开内容被认为是该申请的一部分，并且全部通过引用的方式并入本文。
技术领域：
本发明涉及超声波
技术领域：
，特别涉及超声波束形成器。
背景技术：
：超声使用回声定位来检测和成像。超声器利用麦克风和扬声器的阵列来执行来自被研究的物品的回波的激励和记录。包括超声能量的信号通过超声换能器以短脉冲串传输。在每个脉冲之后，在与超声能量到达目标并反射回换能器的时间量相关的短时间段内，超声器接收反射信号。在短期内接收的信号经历其他的信号处理以确定反射信号的目标的源位置。传统的超声系统具有非常高的功率要求。高功率需求的一个原因是这些系统通常具有以40Msps(每秒兆样本)或更多运行的128或更多个12或14位模数转换器(ADC)。此外，在传统系统中，波束形成器处于数字域中并且消耗大量功率，因为它同时对于所有128个信道以ADC采样率运行。技术实现要素：本文公开了用于在超声系统中使用采样模拟技术以降低系统的功率使用并且使系统中的部件的数量最小化的系统和方法。特别地，功率使用降低到约2和约4瓦之间。减少系统组件的一种方式是减少ADC的数量。减小系统部件，使得部件装配到超声探头中。根据一个实施方式，用于超声波波束形成的采样模拟波束形成器包括用于发送模拟信号和接收反射模拟信号的换能器阵列，以及用于对接收的反射模拟信号进行滤波并输出采样的模拟超声波信号的采样模拟滤波器。采样模拟滤波器包括用于将延迟添加到每个接收的反射模拟信号的延迟线。延迟线向每个接收的反射模拟信号添加部分延迟和整数延迟。在一些实施方式中，接收的反射模拟信号是压力波，并且换能器阵列将接收到的反射模拟信号转换成电压。在其他实施方式中，接收的反射模拟信号是压力波，并且换能器阵列将接收的反射模拟信号转换成电流。根据一些实施方式，采样模拟波束形成器包括采样模拟滤波器中的farrow滤波器，用于对接收的反射模拟信号进行滤波。在其它实施方式中，采样模拟波束形成器包括采样模拟滤波器中的有限脉冲响应滤波器，用于对接收的反射模拟信号进行滤波。在一些实施方式中，采样模拟波束形成器包括在采样模拟滤波器中的无限脉冲响应滤波器(IIR)以滤波反射的模拟信号。在一些实施方式中，采样模拟波束形成器包括采样模拟滤波器中的部分延迟滤波器组，用于对接收的反射模拟信号进行滤波。在一些示例中，部分延迟滤波器组使用偏斜采样来选择用于与滤波的模拟超声信号一起发射的子采样。在一些示例中，采样模拟波束形成器包括部分延迟滤波器组中的数字偏斜生成器，用于生成通道之间的延迟的时间偏移。在一些实施方式中，采样模拟波束形成器包括求和模块，用于对反射的采样模拟超声信号求和并生成波束形成器输出。在一些实施方式中，采样模拟波束形成器包括变迹电路，用于对传输的采样模拟超声信号的波形进行窗口化，以减少旁瓣。根据一个实施方式，一种用于超声波波束成形的采样模拟波束形成器包括：采样模拟滤波器，用于对模拟信号进行滤波以形成采样模拟信号，以及波束形成采样模拟信号；以及求和节点，用于求和采样模拟信号与来自并行采样模拟波束形成器的并行采样模拟信号。在一些实施方式中，采样模拟波束形成器包括采样模拟滤波器中的farrow滤波器，用于向模拟信号引入部分延迟。在一些实施方式中，采样模拟波束形成器包括采样模拟滤波器中的有限脉冲响应滤波器，用于对接收的反射模拟信号进行滤波。根据一些实施方式，采样模拟波束形成器包括采样模拟滤波器中的部分延迟滤波器组，用于对模拟信号进行滤波以形成采样模拟信号。在一些示例中，部分延迟滤波器组使用偏斜采样来选择用于与滤波的模拟超声信号一起发射的子采样。在其他示例中，部分延迟滤波器组包括用于生成通道之间的延迟的时间偏移的数字偏斜生成器。在一些实施方式中，采样模拟波束形成器包括用于对采样的模拟信号的波形进行窗口化以减少旁瓣的变迹电路。根据一个实施方式，一种用于采样模拟波束成形的方法包括：从换能器阵列发射模拟信号；在换能器阵列接收反射模拟信号；用采样模拟滤波器对接收的反射模拟信号进行滤波，以及输出采样来自采样模拟滤波器的模拟信号。滤波包括向每个接收的模拟信号添加部分延迟在一些实施方式中，该方法包括在求和节点处将采样的模拟信号添加到来自并行采样模拟波束形成器的并行采样模拟信号。在一些实现中，该方法包括在变迹电路处对采样的模拟信号的波形进行窗口化，以减少旁瓣。根据各种实施方式，模拟波束形成器可以用在任何用于低功率波束形成的超声波，雷达和声学应用中。SAT可以表示用于高级超声波束成形应用的构造块，包括合成孔径技术，平面波成像，发散波束成形，回顾性动态发射聚焦应用和子孔径阵列波束成形。SAT可用于所有波束成形应用，包括单行(1D)超声探头，多行探头(1.5D，1.75D和2D阵列)以及导管探头。SAT可用于探头和控制台(系统)波束成形应用，包括需要非常低功率的应用以及高密度应用。SAT波束成形还可以用于结合波束成形的可穿戴超声装置形状因数。根据一些实施方式，SAT波束成形可以用于鉴定和安全应用，例如机体部分成像。在一些实施方式中，SAT波束成形可以用于指纹成像。在其他实施方式中，SAT波束成形可以用于视网膜成像。附图说明为了提供对本公开及其特征和优点的更完整的理解，参考结合附图进行的以下描述，其中相同的附图标记表示相同的部分，其中：图1是示出根据本公开的一些实施例的波束控制和聚焦的图；图2示出根据本公开的一些实施例的超声模拟波束形成器(UABF)系统；图3是示出根据本公开的一些实施例的超声模拟波束形成器的换能器部分的部件的框图；图4A示出根据本公开的一些实施例的Farrow滤波器设计通道的细节；图4B示出了根据本公开的一个实施例的包括并联连接的多个UABF块的UABF系统。图5示出根据本公开的一些实施例的偏斜采样图；图6示出了根据本公开的一些实施例的数字偏移采样；图7示出根据本公开的各种实施例的包括多个采样电容器的偏斜采样系统；图8示出根据本公开的一些实施例的时钟偏移生成器；图9示出了Farrow架构；图10根据本公开的一些实施例的包括延迟线和Farrow滤波器的两个替代系统设计；图11A-11C示出根据本公开的一些实施例的Farrow滤波器设计；图12示出根据本公开的一些实施例的图4A的UABF系统的时序图；图13示出根据本公开的一些实施例的变迹电路；图14示出根据本公开的一些实施例的图13的变迹电路的时序图；和图15示出根据本公开的一些实施例的采样模拟波束成形方法的流程图。具体实施方式本文公开了用于在超声波束形成器中使用采样模拟技术的系统和方法。采样模拟技术(SAT)是指这样的系统，其中输入模拟信号直接用在系统，而没有首先转化为数字信号。使用采样的模拟技术减少了波束形成器的功率使用，并且减少了系统中的部件的数量，使得超声波波束形成系统适合于超声波探头。超声成像产品使用延迟-求和波束成形来聚焦发射和接收压力波。由于性能原因，当前的超声成像产品在数字域中实现延迟和求和波束形成。然而，采样模拟技术(SAT)可以在模拟域中执行延迟-求和波束形成功能，从而减少诸如存储器和功率的资源的使用。本文公开了用于SAT超声模拟波束成形器(UABF)的系统和方法，其在保持图像质量的同时使用比传统数字波束成形器少一百倍的功率。本文讨论的UABF的系统和方法使得具有换能器探头本身中的完整接收信号路径电子器件的探头能够提供高质量的图像数据。采样模拟技术信号处理通过仅仅使用电子开关和电容器元件来在电容器之间充电共享以在模拟区域中进行。采样模拟滤波器滤波输入模拟信号，而没有首先数字化信号。采样模拟技术使用离散时间滤波器构架结合模拟信号处理，这消除任何数据路径量化噪声问题以及模拟到数字和数字到模拟转化的步骤。延迟与和波束成形延迟与求和波束成形(BF)是用于超声成像的基本功能。它是采样数据系统，其中连续时间(CT)返回信号在发送信号之后被采样。采样率与功耗，系统性能和图像质量相关，从而降低采样率可降低功耗，并提高系统性能。然而，降低采样率可能降低图像质量。使用用于谐波成像的宽带传感器允许精确内插的最低采样率是传感器中心频率(fc)的四倍。在一个示例中，10MHz的换能器使用40MHz的采样率。在其他示例中，10MHz换能器使用大于40MHz的采样率。在150MHz及更高的采样率下，BF输出具有足够的精度，无需插值。延迟与求和输出计算用于换能器的每个通道。在各种示例中，换能器是线性换能器，并且包括32个通道，64个通道，128个通道，256个通道或多于256个通道。在其他示例中，换能器是2D换能器并且包括9,000个元件或更多。延迟计算包括整数部分(以采样率的采样的整数)和小数部分。在一些示例中，在150MHz至200MHz的采样速率下，延迟计算的分数部分可以非常小，并且可以为零，但是延迟计算的整数部分变得非常大(800至1000个样本)。下面更详细地描述延迟计算的部分延迟部分。对于现有的高质量医学成像装置，在数字域中进行内插。每个换能器的输出使用以采样率运行的128个ADC转换为数字。名义上，这被减少到换能器中心频率的四倍，以使用具有足够SNR的当前ADC技术。数字延迟求和BF在所有换能器元件上同时以40MHz运行。在128元件换能器的示例情况下，存在128个实时同时运行的插入器。插值用于高质量图像，使得部分延迟(FD)在传感器的整个带宽上是准确的。部分延迟通常为奈奎斯特的0.25至0.75。在一些示例中，数字域中的内插在FPGA或定制ASIC中完成。在当前系统中，设计使用大量的功率，并且具有高功率使用的系统太大，不能放置在具有128个ADC的探测器手柄中。下面更详细地描述插值系统和方法。如本文所讨论的模拟BF溶液可以提供多个主要的改进。首先，通过采样模拟技术(SAT)BF降低功耗。第二，根据一些实施方式，仅使用一个ADC。存在本文所讨论的SATUABF的许多实施方式，包括例如在换能器设计中的变化，fs与fc的比率和图像质量。本文讨论的一个详细设计是针对具有fs至fc的比率为fs＝4*fc的128元件换能器。128元件BF是完全无源的，具有128个模拟输入波形和单个采样模拟输出。一种设计针对延迟值的部分延迟分量实现Farrow滤波器结构，并且针对延迟值的整数分量实现模拟延迟环。Farrow滤波器结构使用SAT设计。在其他实施方式中，设计可以包括任何选定数量的换能器元件和其他类型的滤波器结构。在一些实现中，设计包括多个FIR滤波器，并且特别地，包括用于每个部分延迟值的FIR滤波器。在一些实施方式中，设计包括多FIR串联滤波器。在其他实施方式中，设计包括多FIR并联滤波器。在另外实施方式中，设计包括多FIR滤波器，具有一些FIR串联和并联的滤波器。在一些实施方式中，设计包括多相滤波器。图1示出了在时域延迟与求和控制和聚焦系统中的反射波前的信号路径的简化图。图1还示出了用于将接收信号聚焦和转向到特定点的延迟分布。在一个示例中，图1中的阵列元件104是换能器。换能器传送压力波并接收来自点源102的反射压力波。每个换能器接收压力信号并将其转换为电子信号。在一个实施方式中，换能器各自接收压力信号并将其转换为电压。在另一实施方式中，换能器各自接收压力信号并将其转换为电流。换能器的输出被采样，并且样本由Farrow滤波器和延迟线106滤波。Farrow滤波器和延迟线106的输出在加法器108处相加，以产生输出110。根据各种实施方式，UABF可以执行至少两种类型的波束形成：子孔径波束形成和并行接收波束形成。在子孔径波束形成中，多个BF块形成用于子组的元件的波束。在一个示例中，对于128元件换能器，存在4个UABF块，每个UABF块形成用于32个元件子组的元件的梁。UABF块可以连续地形成波束，或者UABF块被交织。在并行接收波束形成中，UABF硬件被多次复制以创建多个同时BF输出，从而增加图像更新速度或帧速率。帧速率增加UABF块的数量。在各种示例中，使用两个UABF块使帧速率加倍，使用四个UABF块将帧速率增加四倍，并且使用八个UABF块将帧速率增加八倍。在一些实施方式中，帧速率通过多余四倍来增加，并且每个其他输出采样被用于部分延迟。在一个示例中，帧速率通过多余八倍来增加，并且每个其他输出采样被用于部分延迟，使得部分延迟输出在四倍帧速率。在一些实施方式中，交替波束成形输出使用不同延迟特性并且作为两倍平行波束成型器来操作。在一个实施方式中，换能器被分组成单独的部分，每个部分可以聚焦在不同的点上。在一个示例中，有128个换能器被分组为每个具有32个换能器的四个单独的换能器部分，并且每个部分可以聚焦在不同的点上。由每个部分中的换能器接收的信号由Farrow滤波器滤波并相加。当换能器被分组成多个部分时，换能器的每个部分的信号被求和，导致每个部分一个输出。UABF电路图2示出了包括UABF电路202的超声模拟波束形成器系统200。UABF系统200包括多个换能器元件204a，204b。当UABF系统处于接收模式并且正在接收反射信号时，开关元件206a，206b闭合，并且在开关元件206a，206b处接收反射信号。来自第一206a和206b元件的输出在放大器208a，208b处被放大，并且来自放大器208a，208b的输出在可变增益放大器210a，210b处被处理。放大器208a是低噪放大器(LNA)并且放大器210a是可变增益放大器(VGA)。在一些实施方式中，具有128对低噪放大器208a和可变增益放大器210a,一者是另一者的传感器。在一些设计中，LNA和VGA结合成一个放大器模块。LNA使用低噪放大器设计来放大信号在噪声底线以上。在一些示例中，VGA随着时间增加施加更多增益，因为随着目标深度增加由于在机体内的损失信号深度降低。在一些示例中，VGA称为时间-增益-放大器(TGA)。来自可变增益放大器210a，210b的输出被输入到UABF块202。在一个示例中，UABF块202包括两个芯片。在另一示例中，UABF块202包括具有两个输出的一个芯片。来自UABF块202的输出由ADC驱动器216处理，然后在ADC218处转换。来自ADC218的输出被输入到现场可编程门阵列(FPGA)USB驱动器220，该驱动器220将来自ADC218耦合到控制台或计算机以创建图像。在接收模式期间，第三开关206c断开。在一些实施方式中，UABF系统不包括FPGA。在一些示例中，UABF系统包括微处理器或自定义设备而不是FPGA。在其他示例中，UABF系统产生局部图像，并且局部产生的图像被发送至控制台或计算机。UABF系统200包括发送路径224。在发送期间，第三开关206c闭合，FPGA220产生用于传输的波形，并且波形被输入到高压放大器212(或脉冲器)开关，在驱动器电压。来自高电压放大器212的输出通过第三开关206c传输到换能器元件204b以产生发射脉冲。在其他示例中，来自高电压放大器212的输出通过第三开关206c传输到多个换能器元件204a，204b。在发射模式期间，第一开关206a和第二开关206b断开。功率管理模块214管理提供给UABF系统200的功率。发送-接收序列被重复多次以形成单个图像。在发射模式期间，HV放大器212在短时间(约一微秒)内有效，然后系统200切换到接收模式。接收控制变化，因为初始回波强而后弱。功率管理模块214可以控制HV放大器212的电压电平以及输入放大器210a，210b的功率，以优化功率并且在较低功率电平足够的时段期间降低功率。在一些示例中，功率管理模块214可以控制输入放大器208a,208b的功率以优化功率并且当更低功率水平充足时在该期间降低功率。在其他示例中，功率管理模块214可以控制UABF系统200中所有放大器的功率。图3是示出根据本公开的一些实施例的超声模拟波束形成器的SATUABF块300的部分的框图。SATUABF块300示出了通过UABF的单信道信号路径的元素。在一个示例中，UABF块300是图2中的UABF块202.如UABF块300所示，UABF块300包括FIR滤波器302，放大模块304，整数延迟线306和变迹部分308。在一些实施方案中，补偿电容模块312可包括在Farrow缩放模块304与整数延迟线306之间。补偿电容模块312可包含一个或多个电容器，且用以调整输出处的总电容，对于所有延迟值是恒定的。来自部分300的输出被发送到加法器310，其中其与来自其它换能器部分的输出相加。根据各种实施方式，如下面更详细地讨论的，采样模拟技术可用于FIR滤波器302和Farrow滤波器缩放模块304中。图4A示出根据本公开的一些实施例的包括Farrow滤波器和延迟线电路的UABF块400。UABF块400包括三个FIR部分402a，402b和402c，整数延迟线404，补偿电容器408和输出406。来自Farrow滤波器和延迟线模块400的输出406是Voutp。具有换能器的多个部分的实现方式包括每个部分的输出Voutp。如图4A所示，UABF块400是单个无源多步骤电荷共享信号路径。在一个示例中，在一个管芯上使用多个UABF块400以形成完整的多元件模拟波束形成器。例如，128个UABF块400可以在一个管芯上使用以形成完整的128元件模拟波束形成器。在一些实施方案中，UABF块全部差分，并且包括输出Voutn和输出Voutp。在其他实施方案中，UABF块实施为单端电路。UABF块400包括对输入波形401进行采样的三个FIR部分402a，402b和402c。三个FIR部分402a，402b和402c被连接以形成Farrow输出410。第一FIR部分402a具有在中心的单个单位电容器。第二402b和第三402cFIR部分分别包括FIR叶单元412，414和多个电容器。根据一个示例，用于第二402b和第三402cFIR部分的FIR输出在所有电容器连接在一起时形成。来自FIR滤波器402a，402b和402c的输出连同来自补偿电容器408的输出一起形成输入到整数延迟线404的Farrow输出410。整数延迟线404将整数延迟到Farrow输出410，并输出通道延迟输出Voutp406。补偿电容器408用于调整输出处的总电容，使得对于所有延迟值它是恒定的。在一些示例中，UABF块400不包括补偿电容器408。根据一些实施方式，FIR部分402a，402b和402c是SATFIR滤波器。在一个示例中，第二402b和第三402cFIR部分每个是M×M的瓦片阵列，并且被实现为流FIR滤波器。用于实现FIR部分和Farrow滤波器作为SAT开关盖电路结构的系统和方法在下面并参考图8,9和10A-10C更详细地描述。根据其它实施方式，诸如UABF块400的UABF块包括一个或多个附加的FIR部分402a，402b，402c。例如，UABF块可以包括约二个，约四个，约六个，约八个，约十个或多于十个FIR部分。在一些实施方式中，诸如UABF块400的UABF块包括更少的FIR段402a，402b，402c。例如，UABF块可以具有一个，两个，三个或四个FIR部分。在一些实施方式中，第一FIR部分402a包括FIR叶单元和多个电容器，类似于第二402b和第三402c滤波器部分。图4B示出根据本公开的一个实施例的包括并联连接的多个UABF块的UABF系统450。UABF系统450包括如上关于图4A所述的第一UABF块400，以及第二452和第三454UABF块。来自相应UABF块400，452和454的第一输出460，第二输出462和第三输出464并联连接，并且在每个UABF块输出460,462,464和UABF系统输出460之间存在开关470,472,474。因此，UABF系统输出可以包括组合的一个或多个UABF系统400,452,454输出。在一些示例中，UABF包括128个换能器。在其他示例中，存在16个换能器，32个换能器，64个换能器，256个换能器或其他数量的换能器。在一些实施方式中，换能器的输出在40MHz下采样，每25纳秒产生输出。输出被采样一段时间，该时间等于至少两倍的压力波形的通行时间，该波形聚焦在距离最远的目标点上。换能器正在聚焦的距离越远，压力波形到达目标点所花费的时间越长(渡越时间)。达到目标点后，压力波形反射回传感器。反射压力波形返回到换能器的时间与压力波形从换能器到达目标点的时间(过渡时间)相同。在已经对来自换能器的输出采样等于至少两倍通过时间的时间段之后，对下一个发送脉冲和接收时间周期重复采样。在各种示例中，将采样重复大约一百次或大于一百次以收集数据以形成图像。以这种方式，形成用于显示的图像。在一些实施方式中，快速图像帧速率允许提取瞬时图像信息，例如血流，心率，脐带血流和其他生物医学信息。为了产生快速图像帧速率，使用多个波束成形结构，需要大量的硬件和功率。例如，可以使用128个平行波束成形结构，例如图1所示的结构，每个具有128个换能器，以产生高帧速率。在一些示例中，通过乘以所使用的硬件，成像可以示出每秒几千帧。根据一些实施方式，可以使用本文公开的UABF来实现平行波束形成，而没有传统波束形成器的巨大的硬件，存储器和功率要求。在一些实例中，子孔径和平行波束形成可一起用于有效的高分辨率超声波束形成。根据各种实施方式，部分延迟值的延迟计算使用内插器以在宽带宽上获得准确的结果。实际上，用于转向和聚焦的延迟值有两个分量。总延迟可以在时间上为100微秒的量级，并且该时间延迟将是以所选择的采样率(fs)的多个采样。结果是特定延迟值具有整数值和小数值。整数分量可以是精确的，并且部分分量计算可以在频率上具有误差。本文讨论了延迟分布的部分延迟(FD)部分的各种实施方式以减少频率上的误差。在理想化的宽带宽换能器中，换能器元件的频率带宽包括围绕发射频率fo和接收频率2fo的频率。因此，用于谐波成像的换能器具有宽的频率带宽。部分延迟在包括发射和接收频率的宽频率范围上计算，包括接收的包括基波和所有谐波的压力波形。因此，换能器的宽带宽的频率上限在内插器的精度的范围内。根据一个实施方式，用于换能器输出的采样的设计是中心频率(fc)的四倍。换能器中心频率为奈奎斯特的0.5(fs的0.25)。对于100％的换能器(换能器的带宽从fc-50％到fc+50％，因此差值为100％或等于fc)，最大频率为奈奎斯特的0.5+50％＝0.75部分，并且最小频率为奈奎斯特的0.5-50％＝0.25部分。根据其他实施方式，使用具有不同带宽的其他换能器设计。在一个示例中，使用具有大于100％带宽的换能器，并且在一个示例中，UABF在fs＝5*fc.下操作。根据另一实施方式，FD精度优于1/(16*fs)。因此，如果采样率是采样频率的16倍，则使用最近的采样方法将是准确的。类似地，如果采样率是采样频率的8倍，则内插到半个采样周期将导致时间延迟中的16倍频率。在另一个示例中，部分延迟是+0.25，并且精度是大约0.25。在一些示例中，FD分辨率的精度范围变化在当前FD值和下一个FD值之间的一半的量。在一个示例中，对于fs＝4*fc，FD分辨率为fs，接下来的FD值为0.25和0.375，精度范围为0.25-0.0625至0.25+0.0625(0.25与0.375之间的一半为0.3125，这是高于0.25参考的0.0625)。0.0625是fs的1/16或fc的1/64(fc＝4*fs)。对于在换能器中心频率的四倍处的采样率，最小延迟精度是采样周期的1/4。然而，提供了用于延迟精度为采样周期的系统和方法，并且允许频率上的延迟具有一些误差带。有关过采样率(fs/fc)的更多讨论，请参见“插值”一节。商业宽带宽换能器和窄带宽换能器的实验室测量显示增益随频率变化。在一个示例中，宽带宽换能器在带宽上具有的增益下降。对于谐波成像，10MHz附近的带宽约为+-2.5MHz。对于宽带宽和窄带宽换能器，从7.5MHz到12.5MHz的频带与中心频率10MHz相比具有或-3dB的振幅损失。这是大约25％的增益损失(-2dB)。另外，在先前的换能器系统中，滤波器对每个延迟值使用不同的滤波器抽头权重。在一些实施方式中，SATFIR滤波器对每一延迟值使用不同的滤波器抽头权重。然而，在每个采样时间和每个换能器元件改变延迟使用大量的存储器和高存储器访问率。另外，在每个采样时间和每个换能器元件改变延迟导致大量的延迟值，其在系统中占用大面积并且比具有少量延迟值消耗更多的功率。本文中提供用于部分延迟滤波器的系统和方法，其具有与中心频率相比为+-10％或+-0.8dB的增益误差，减少的功率消耗和减少的存储器存取速率，且与使用较小量的存储器相比，传统超声换能器。部分延迟部分延迟电子设备用于在连续采样时间之间创建内插值。当延迟值不是样本的整数数量时，理想部分延迟(FD)元件是无限序列。然而，具有无限序列的理想FD是非因果的和不可实现的。例如，在用于三个样本的整数延迟的滤波器中，除了在3个采样索引处的中心处的单个单位值之外，在采样时间处的所有脉冲响应幅度值都为零。然而，当延迟是采样时间的一部分时，采样时间的非零幅度值序列是无限长的。然而，在采样时间处的无限长的非零幅度值序列是非随机的且不可实现的。本文提供了系统和方法以进行因果且可实现的理想滤波器的精确近似。已经使用许多不同的方法来制作用近似可实现的理想部分延迟(FD)元件，包括开窗，最小二乘误差最小化和拉格朗日插值。然而，离散时间系统的净结果是相对于奈奎斯特频率的带宽的基本限制，其中部分延迟和滤波器幅度在某个误差极限内是平坦的。拉格朗日插值法可以用来说明这种行为。具体地，对于三阶最大平坦FD滤波器，归一化频率的幅度接近从零到奈奎斯特频率的约0.2的零分贝(dB)。类似地，对于高达奈奎斯特频率的约0.2的每个部分延迟，样本中的相位延迟接近理想。一个结论是，除非信号被限制到小于Nyquist的0.2，扩展平坦区域超过Nyquist的0.2需要更高阶的内插器。拉格朗日插值可以用于FIR和IIR近似，以及与理想延迟元件相比的内插结果。使用用于FIR和IIR近似的拉格朗日内插导致幅度误差对频率，并且对于部分延迟存在带宽误差。在一些示例中，带限误差可以高达奈奎斯特的0.8。拉格朗日是另一种类型的滤波器，并且可以提供具有更高阶设计的非常精确的近似。插值如上所述，内插用于高质量图像，使得部分延迟(FD)可以在换能器的整个带宽上是精确的。虽然内插器和FD滤波器可以用于许多类型的产品，但是当用于超声成像时它们具有一些独特的性质。延迟与求和波束成形包括当采样率低于延迟量化时对采样值的内插。插值的实现复杂性是连续体。在快速采样速率(fs＝16*fc，其中fc是换能器中心频率)处，可以在没有插值的情况下进行延迟-求和波束形成。16倍比(fs/fc)是医学超声成像延迟精度的时间单位的经验值。使用等于换能器中心频率(或更大)的16倍的采样速率的数字超声波束形成器包括以采样率运行的ADC。然而，当fs减小时，可以使用插值来满足延迟精度。为了获得子采样时间值的精确估计，考虑波形形状，其是更高阶插值方法的函数。两种类型的插值包括线性插值和三次样条插值。当将线性内插的使用与在正弦波曲线上使用三次内插相比较时，正弦波峰值附近的内插值的误差对于三次样条内插值比线性内插值小得多。一般来说，较高阶内插方法减少正弦波峰附近的内插值的误差，且可使用其它较高阶内插方法来减小误差。波束形成器的FD滤波器控制内插值中的误差。此外，FD滤波器使频率范围的误差最小化，其中频率范围由采样率和换能器中心频率确定。当fs增加时，用于控制误差的部分延迟增量从1/8*fs减小到1/4*fs，然后减小1/2*fs。对于这些延迟增量中的每一个，允许的误差也可以增加。这允许随着延迟增量增加(1/8到1/4到1/2)，放宽FD滤波器设计约束。因此，增加延迟增量减小了滤波器的面积。增加延迟增量有几个注意事项，包括：(1)用于产生FD滤波器的数字选通的功率随着采样率的增加而增加。抽头的总数与延迟增量之间的关系不是线性的。抽头的总数决定了数字选通设计及其功耗。(2)ADC采样率不增加。因此，SAT内插器的输入采样增加，但是内插器输出速率仍然是4*fc。另外，整数延迟定义保持相同。(3)当fs增加使得不需要内插时，不需要FD滤波器，并且内插器输出仅选择正确的最近采样。这将在下面标题为“倾斜采样”的部分中更详细地描述。存在FD滤波器设计参数的fs/fc比和整数延迟的最大长度的连续谱。连续体可以用于优化整个BF块的各种性质。倾斜采样如上所述，当fs/fc比率增加到选定速率(例如，fs＝16*fc)或更高时，不需要样本之间的插值。在这种情况下，内插器选择输出采样率的哪个样本用于延迟分布的部分延迟分量。在图5中示出了示出偏斜采样的实现的图500。图5示出了多个输入通道线502。来自输入通道线之一的部分延迟滤波器504在框506中被放大以示出更多细节。如框506所示，到部分延迟滤波器504的输入是具有两个输入终端508a，508b的差分输入。输入采样率是输出率的四倍，并且如块506内部所示，存在四个开关电容器电路元件510a-510d，并且每个开关电容器电路元件510a-510d对差分输入部件508s，508b和输出子样本。内插器512接收四个子样本，并选择四个子样本中的哪一个用作整数延迟线514的输入。根据一个实施方式，通道502基本上相同，并且子采样电容器510a-510d基本上同时对所有通道进行采样。该属性减小了内插块512处的误差。在其他实施方式中，图5中所示的电路是单端电路。在图6中的图600中示出了用于偏移采样的另一个实施方式。图6示出了输入信道602，并且包括示出了部分延迟滤波器604的放大视图的块606.如块606所示，延迟滤波器604接收输入分量608a，608b，并且包括开关电容器610和数字偏斜发生器612。数字偏斜发生器612将子采样和最近的样本选择移动到数字块中。数字偏斜产生器612使用高频时钟输入产生通道之间的延迟的时间偏移。输入通道602之间的延迟的时间偏移构成延迟分布。根据一些实施方式，使用图6所示的系统，每个通道的输入采样不被同时采样，这增加了产生通道之间的延迟的时间偏斜的复杂性。具体地，每个通道具有在输出采样率(fs/fc的比率)内移动的其自身的采样选通，并且这些选通在数字块内部具有不同的数字延迟。数字延迟随着工艺，电压和温度而变化很大。此外，数字块的功率使用随着设计的增加的复杂性而增加。图7示出根据本公开的各种实施例的包括多个采样电容器710a，710b的用于偏移采样的另一系统700。每个电容器具有采样周期(或窗口)。电容器上的电压稳定到一定的精度。如图7所示，采样选通(ph1s)彼此重叠。在一个示例中，包括多个采样电容器710a，710b允许对稳定进行定时，使得UABF驱动器具有与图5和图6所示的实现方式类似的用于稳定的时间周期。在一个示例中，包括多个采样电容器710a，710b允许基本上同时沉降。图7中所示的系统比图5和图6中的系统允许更多的建立时间。在一个示例中，图7的系统700的建立时间是1/fs，fs＝4*fc，并且图5和图6的系统的建立时间为1/fs，但是由于fs＝16*fc而短得多。图7示出了时序图714.采样电容器710a，710b允许延迟电荷读取操作(ph2时序)，使得电荷读出可以被延迟到稍后的采样周期。这允许采样和读出时间周期为40MHz周期的1/2。在一个示例中，ph2选通选择哪个电容器样本用于FD值。如系统700中所示，没有电荷共享或电荷缩放，并且信号路径增益对于该电路是一个。此外，部分延迟滤波器704的模拟核心区域比图3所示的Farrow滤波器设计小得多，因为每个通道只有两个电容器。因此，总面积较小。然而，与图3所示的滤波器设计相比，数字偏移产生器712增加了系统700的功率消耗。根据各种实施方式，部分延迟滤波器704耦合到整数延迟线。整数延迟线是数字整数延迟线和模拟整数延迟线中的一个。根据一些实施方式，部分使用数字时序，因此128个通道的采样电容器不被同时采样，这可能导致通道之间的采样时间的交叉耦合。根据一些示例，仔细的电路布局可以防止交叉耦合。根据一些实施方式，具有部分延迟滤波器的UABF使用比具有Farrow滤波器的UABF更多的功率，因为其使用较高的时钟频率。在一个实施方式中，部分延迟在数字域中在中心频率的32倍处完成，导致320MHz的时钟频率。在一个示例中，使用320MHz时钟频率的系统消耗比如本文所述的Farrow结构使用的选通发生器大约十倍的功率。此外，320MHz时钟周期表示部分延迟分辨率。为了确保延迟在操作和频率上是准确的，对于128个通道，每个通道中的每个电容器组都有单独的选通。这些数字产生的选通之间的偏移是模拟规范。因此，偏斜采样使用比Farrow结构更多的功率，但是是非常小的结构。图8示出根据本公开的一些实施例的时钟偏移生成器800。时钟偏移生成器800可以用于生成采样选通，例如图7中的采样选通(ph1)。时钟偏移生成器800包括相位频率检测器(PFD)802，模拟电荷泵804，错误检测器块806，放大器808和边缘组合器810。PFD802具有两个输入信号，并且比较两个输入信号的相位。时钟偏斜生成器800包括控制环路，其改变模拟电荷泵804的输出频率，使得输出频率是采样率的n倍。错误检测器块806防止启动误差，毛刺误差，并且防止模拟电荷泵804锁定到伪输出频率(除了n倍采样率之外的频率)。根据一个实施方式，对于UABF系统，时钟偏移产生器800使用40MHz时钟输入，并且使用八抽头延迟链将边缘偏移25ns/8＝3.12ns。UABF系统中的边沿组合器产生图7所示的较长采样和ph2选通。根据一个实施方式，时钟偏移生成器800驱动UABF换能器的128个通道。偏斜发生器800比其它偏斜发生器设计具有更大的尺寸，并且包括更多的数字门。在一个示例中，低功率处理节点是大约40nm，并且包括偏斜生成器。另外，偏斜发生器800具有较大的电容器密度，因此每单位面积具有更多的飞行角。在一个示例中，时钟偏移生成器800是LIDAR时钟偏移生成器，LIDAR是使用激光的雷达形式，而不是使用射频微波信号。Farrow架构根据一个实施方式，一种近似方法使用Farrow架构。这是一个多级FIR加法。Farrow结构的一个示例在图9中示出。图8的结构的一个方面是延迟调整不影响FIR定义。FIR滤波器组可以计算一次作为固定系数。延迟值由信号变量d改变，如图9所示。UABFFarrow结构也在上面讨论的图3，4A和4B中示出。如本文所描述的Farrow结构产生优化的滤波器版本并且使数字域中的算术运算最小化。优化的滤波器版本包括具有不同滤波器定义，不同数量的滤波器部分以及每个部分的抽头数量不同的设计。根据一个实施方式，当在采样模拟技术(SAT)实现中使用Farrow结构时，算术运算是被动的，这改变了所使用的优化的种类。根据一个实施方式，Farrow结构使用SAT电路和被动求和。在Farrow滤波器中使用SAT电路增加了滤波器中的抽头数目，但是导致具有Nyquist的宽平坦相位带宽部分的优化。根据一个示例，在Farrow滤波器(L＝5)中有五个部分，并且每个FIR子滤波器被优化。在各种实施方式中，滤波器长度可以包括变化数量的抽头。在一个示例中，滤波器长度是27,9,27,11,19和五个抽头。近似算法导致宽带部分延迟结构，其平坦到约奈奎斯特的约0.9。在另一示例中，Farrow结构具有三个部分，第一部分具有一个电容器，并且第二和第三部分每个具有七个抽头。在其他示例中，Farrow结构具有多于三个部分。根据一个实施方式，当改变Farrow结构的参数时，结构的行为也改变。在一个示例中，图8所示结构的FIR滤波器具有相同的长度。在各种示例中，参数包括：M＝FIR滤波器阶数(抽头数为M+1)N＝窄结构顺序(FIR滤波器的数量＝N+1，阶数＝N)K＝原型滤波器的插值比Fpass＝FIR低通角频率(firls函数的参数)应用于每个部分的系数缩放的列表针对开关电容器网络修改生成针对Farrow结构的FIR系数的方法。修改后的方法有多个属性，包括：(1)由于系数的大小，通带增益为0dB。注意，在用于在数字网络中生成FIR系数的方法中，通带增益是-6dB。(2)第一FIR滤波器(单位求和路径)中具有单个单位电容器。这意味着Farrow阶数可以增加1，而不增加区域。这显着地改善了增益对频率的性能。(3)改进了方法的群延迟对频率。Farrow结构的若干模拟产生以下结果：模拟结果1使用以下参数值运行一系列模拟：NP＝3M＝13K＝128Fpass＝0.81Scaling＝[1,0.5,0.8,0.068]增益变化对频率至少比先前定义好四倍，并且群延迟对频率非常小(在0到0.75频率范围内的±0.002)。增益和相位精度非常准确。在电路实现中，延迟取决于电容器值。在其它实施方案中，优化技术用于减少FIR滤波器组中的抽头数目且优化针对SAT实施方案的电容器大小范围。模拟结果2第二系列模拟使用以下参数值：NP＝2M＝9K＝128Fpass＝0.81Scaling＝[1,0.95,0.35]减小NP和M增加了增益和相位误差。与第一模拟的滤波器定义相比，该滤波器定义还导致显着的面积减小以及功率降低。模拟结果3M的值的进一步减小示出了可以通过改变定义来改变该滤波器架构性能。第三系列模拟使用以下参数值：NP＝2M＝7K＝128Fpass＝0.81Scaling＝[1,0.9,0.4]进一步减小M增加了增益和相位的误差。与第二模拟的滤波器定义相比，该滤波器定义还导致显着的面积减小以及功率降低。面积估计使用NP＝2和M＝9的仿真结果2的绘图序列和定义作为示例来讨论区域。该定义(NP＝2，M＝9)具有3个固定系数FIR滤波器，每个具有9个抽头。这种情况的例外是第一部分，当使用Laakso方法生成系数时，它在中心具有单个单位抽头。部分2和3中的每一个使用流FIR滤波器，其每个具有9乘9的瓦片阵列。每个瓦片的尺寸为0.5pF(pF＝皮法)的最大单位盖尺寸。每个瓦片估计为14.1umx29.8um(um＝微米)。整数延迟环单元盖也是0.5pF。块名称瓦片阵列尺寸面积(ku2),1个通道面积(mm2),128个通道FIRbank2x9x9+176.3ku29.76DelayRing20053.8ku210.76Strobegenerator11.92Total194ku222.44表1：单通道波束形成器和延迟区域，单位上限＝1pF。整数延迟大小以上的面积估计是针对128通道系统的使用SAT的延迟求和块和整数延迟块的部分延迟分量。估计假设具有200个样本的最大整数延迟为fs＝4*fc。该数量如下所述确定。整数延迟可以是被求和以创建压缩低分辨率图像(LRI)数据的向量路径的整数延迟差。总时间或飞行时间(TOF)由距离和速度决定。在一个实施方式中，该距离在10mm和80mm之间，横向范围为+-13mm。根据一个实施方式，窗口为5mm至35mm并且具有+-7mm的横向范围。最大总TOF是：TOF(max)＝2*0.08m/1540m/s＝2*52us＝104us，其中，声速为1540m/s。最大TOF增量发生在接近目标处，因为其取决于角度：Delta-TOF(max)＝2*(sqrt(26^2+10^2)-10)mm/1540m/s＝2*0.018m/1540m/最小TOF增量发生在远目标处：Delta-TOF(min)＝2*(sqrt(26^2+80^2)-80)mm/1540m/s＝2*0.004m/1540m/最小和最大TOF增量数字指示大部分延迟对于单个点的总和中的所有传输路径是公共的。公共延迟可以在数字域中通过参考ADC之后的压缩数据的延迟值来完成。最小和最大TOFdelta之间的差可以实现为Farrow结构FIR滤波器寻址的电容器模拟存储器组。在一个示例中，如果采样率是40MHz，则整数延迟是714个存储器元件。然而，如果动态接收焦点使用恒定F数(F#)，则在附近位置(其具有最大ΔTOF时间)，减少用于接收焦点的元素的数量以保持常数F#。在最接近10mm的距离处，孔径将减小，并且这减小最大ΔTOP。对于7MHz中心频率，λ＝0.22mm，传感器节距＝λ＝c/f，其中c＝1540m/s在最大距离，F#＝Depth/Aperture＝80mm/192*0.22mm＝～1.9在最小距离处，孔径变为Depth/F#＝10mm/1.9＝～5mm因此，新的最大TOF增量变为：Delta-TOF(max)＝2*(sqrt(5^2+10^2)-10)mm/1540m/s＝2*0.001m/1540m/s＝～1.3us在一个实施方式中，最小和新的最大TOFdelta之间的差被实现为Farrow结构FIR滤波器寻址的电容器模拟存储器组。在一个示例中，采样率是40MHz，并且整数延迟是164个存储器元件。在另一示例中，采样率是4*fc＝28MHz，并且整数延迟是112个存储器元件。图10示出了两种可选的系统设计。在顶部设计中所示的一个实施方式中，系统设计1000包括多达200个样本的可配置延迟线，接着是模拟存储器阵列以运行Farrow结构中的FIR滤波器。在另一实施方式中，延迟线和Farrow滤波器互换。如底部设计所示，系统设计1010包括首先是Farrow滤波器，随后是可配置的延迟线。根据一个实施方式，图10所示的两个实现可以在BF输出处等效。首先具有FD滤波器的一个好处是延迟和FD滤波器之间的接口。整个结构是无源的，在延迟线和FD滤波器之间没有有源缓冲级。在电容大小方面，延迟线元件具有比FD滤波器的总输入或输出电容小得多的电容。因此，具有延迟线第一意味着其必须对FD滤波器的输入电容进行电荷共享(CS)，这引入衰减。然而，当首先使用FD滤波器时，可以将延迟线元件集成到FD滤波器中，这消除了由于电荷共享引起的衰减。根据一个实施方式，这两种结构具有相同的输出值。两种架构之间的一个显着区别是整数和部分值的应用发生在不同的时间，并且整数和部分值在两种体系结构的存储器中以不同的方式组织。功率估计根据一个实施方式，使用表1中的定义并基于功率缩放对TDF0设备的测量功率，可以(粗略地)估计功率需求。在一个示例中，延迟滤波器以40MHz采样率被时钟控制。实际时钟速率为80MHz，至少为切换选通提供时钟相位。低通滤波器(LPF)的另一SAT开发用于估计设计的功率。在设计中，寄存器传输语言(RTL)为224LPF产生选通。它作为块率滤波器运行。然而，数字选通脉冲发生器逻辑正在为SAT设计产生行和列选通。该模块消耗大约4.3uA/MHz的采样率。由于它将以80MHz时钟输入速率运行，每个通道的电流消耗加倍到4.3*2*40uA/通道＝344uA/通道。在3.3VVDD，这是1.1mW/通道。然而，因为用于每个通道的数字选通是相同的，所以可以通过共享一个数字选通脉冲发生器来降低功率。模拟VDD电流取决于信号大小，但在1Vrms信号时，它为大约200uA/通道或3.3VVDD时大约0.66mW/通道。根据一个示例，由于发射压力波的严重衰减，1Vrms平均接收信号是非常保守的。对于以40Msps运行的3×3波束形成的输出，仍然存在单个ADC。在一个示例中，16位ADC在1.8VVdd下的功耗为200mW。功率估计汇总在下面的表2中。块电流功率1通道UABF–数字344uA1.1mW,3.3V1通道UABF–模拟200uA0.66mW,1Vrms总共1个通道544uA1.76mWADC1,100uA200mW,1.8V总共128个通道+ADC71mA425mW表2：功率估计概要功耗的另一部分是另一个数字块，其生成延迟分布并设置每个通道中的寄存器值。该数字模块将增加功耗和模块总功率。FD电路设计Farrow滤波器架构的一个特性是其可以通过改变单个变量值来动态地改变分数延迟值。图11A示出了包括五个FIR抽头的Farrow滤波器架构1100。可以修改该过滤器设计以更改变量。图11B是根据本公开的一些实施例的包括五个FIR抽头的第二Farrow滤波器架构1130。第二Farrow滤波器架构1130包括变量d1，d2，d3和d4。当变量d1，d2，d3，d4为：d1＝d，d2＝d^2，d3＝d^3和d4＝d^4时，Farrow滤波器架构1130具有与Farrow滤波器架构1100相同的功能。下面在“FIR设计”标题下讨论图11B的Farrow滤波器架构1130的设计的电路实现，其包括关于FIR输出缩放变量d1至d4的设计的讨论。这里讨论了Farrow滤波器的各种设计的模拟结果。一个具体的示例将用于随后的两个部分，因此可以定义实际的系数值和电容器值。设计示例将基于NP＝2，M＝9参数。该配置的性能在上面标题为“模拟结果2”的部分讨论。该示例展示了单通道FD滤波器的设计的属性。FIR设计如图11A和11B所示的FIR设计与SATFIR滤波器的其它实现相同。除了部分1之外的每个FIR部分是实现流式FIR滤波器的块的M×M阵列。用于FIR部分的系数的设计可以以许多方式进行。然而，本方法被设计用于数字滤波器实现，而不是模拟SAT结构。本文描述了用于将Farrow结构实现为开关电容器(开关帽)电路结构的系统和方法。根据另一实施方式，线性规划方法用于基于所需性能的约束来优化系数值。主要约束是该方法包括表示系数值的固定范围的电容器值。实际上，电容器可以在有限的数值范围内制造。特别地，最小的电容器由过程设计和布局规则确定。滤波器系数的示例在以下表3中示出：部分0部分1部分20.00000.0674-0.00250.0000-0.15790.00930.00000.3392-0.03280.0000-0.94990.20561.00010.0000-0.36030.00000.95050.20570.0000-0.3394-0.03260.00000.15820.00930.0000-0.0674-0.0025表3，NP＝2，M＝9的系数归一化是：amax＝0.99510.89043.9001变量amax表示用于从归一化的电容值确定原始滤波器系数值的缩放。当使用第二个CS事件完成输出电荷缩放时，将使用该缩放。输出缩放SAT滤波器设计的核心特性之一是在多个滤波器输出之间进行电荷共享以产生更复杂的行为的能力。Farrow滤波器设计是一个示例。Farrow滤波器的实施方式是减小FD滤波器的面积和功率的设计方法。图4A和4B中示出了使用SAT电路的Farrow滤波器的实施方式。根据一个示例，图11C是图11B的简化版本。在这种情况下，NP＝2和M＝9。表3示出了系数值。注意，除中心值外，第一部分的值为零。在图11C中，第一部分与权重1相加。第二部分和第三部分中的每一个具有九个值或九个电容器。参考图11A-11C，在一部分中的所有电容器连接在一起以进行下一输出之后，它们在它们两端具有相同的电压。但是它们上的电荷与电容器或系数大小成比例。因此，如果到FIR输出节点的系数电容器中的一个或多个被断开，则可用电荷与仍然连接在一起的剩余电容器的总和成比例。总电荷的分数可以具有基于九个电容器和系数的所有可能状态的许多值。电容器组有2^9-1种可能状态。根据一个实施方式，可以对每个部分(除了具有权重1的第一部分之外)进行缩放。图11B和11C中所示的d1和d2的缩放取决于延迟值。延迟是采样周期的均匀分数。根据各种实施方式，使用系数电容器的子集映射电荷缩放的方法可导致错误。例如，FIR滤波器系数可能不给出用于延迟缩放的精确值。超声模拟波束成形电路(UABF)UABF块是如上文关于图4A和4B所描述的单个无源多步骤电荷共享信号路径。根据一些示例，电路图可以用于计划滤波器的时序和布局。根据一个示例，分数延迟滤波器的定义包括以下参数(这些是在上面标题为“模拟结果2”的部分中使用的参数)：Laaksomethodforcoefficientdesign.N＝9(numberoftapsinFIRsections).NP＝2(filterorder).NumberofsectionsisNP+1.K＝128.Fpass＝0.81*Nyquist.Coefficientscaling＝{1,0.95,0.35}Lowlimit＝0.01(smallestcapacitorcoefficient).Smallervalues＝0.Thisspecisnormalizedto1.0Maximumsamplerate＝40MHz.2Vor3Vsignalpath.根据一些示例，如上所述，每个通道具有对相同输入波形进行采样的三个FIR滤波器。第一部分在中心具有单个单位电容器，而第二和第三部分具有多个电容器。三个FIR滤波器连接在一起形成通道延迟输出。128个通道连接在一起以形成波束形成的单输出电荷。图12示出了定时和选通脉冲数参考图4B中的标记的开关。以下部分描述了输入和输出特性。输入采样UABF是采样模拟信号处理器，并且输入采样确定采样的时间段。当选通firph1为高电平有效时，输入采样发生，如图12所示。选通firph1在一半时钟周期内有效。在一个示例中，对于40MHz的最大输入采样率，这是最小约12ns的持续时间。UABF驱动程序在此时间内稳定。在一个示例中，如图4B所示的UABF设计的总输入电容为约5.6个单位电容器，或使用1pF单位电容值的约5.6pF。在一个实施方式中，电容是恒定的，但是负载是开关电容器负载，并且仅在firph1＝1时看到。当firph1＝0时，负载包括最小开关和接线寄生电容。在其他实施方式中，负载随时间呈现恒定，并且也可以在采样上呈现恒定。输出采样如图12所示，根据一些实施方式，当选通脉冲6(Vout)为高电平时，输出在大约一个采样时钟周期内有效。根据一个实施方式，电路的一个特性是输出值被表示为电荷而不是电压。保持输出电荷的电容随每个分数延迟值而变化。对于0.125的延迟增量，输出电容的变化为约30％，电容为约3.1pF至4.5pF。在一个示例中，在一个采样时间段内存在8个可能的分数延迟值。补偿电容器用于使所有延迟值的输出处的总电容恒定。输出电荷不变，因为每个采样周期该电容复位。根据一个示例，当ADC输入是基于电荷而不是基于电压时，不使用补偿电容器。根据其他实施方式，输出值被表示为电压。整数延迟图4B示出根据一些实施方式的集成到单个无源电路设计中的FD滤波器和整数延迟。延迟线是Farrow滤波器的右上角。整数延迟被实现为具有输入开关的单元电容器阵列，其可以指向任何延迟元件和可以指向任何延迟元件的单独的输出开关。通过充当第一部分的单个单元电容器，将寻址的延迟元件集成到FarrowFD滤波器中。在一些实施方式中，如前所述，第一部分被设计为单个单元电容器，并且在其他地方为零。在其他实施方式中，第一部分是全FIR电容器。在一些示例中，第一部分是全FIR电容器，并且单位延迟电容器是第一部分中的电容器之一。在一些示例中，单位延迟电容器可以用于其他部分中的单位电容器。在其他示例中，第一部分是全FIR电容器，并且单元延迟电容器是不同部分中的电容器之一。UABF性能根据各种实施方式，广义UABF电路与数字波束成形的模型的比较示出UABF与数字BF一样好地执行。对于光束属性的理想，线性和UABFFarrow插值方法的比较表明UABF性能几乎与理想(浮点)光束图相同。线性内插明显比UABFFarrow差。数字存储器根据各种实施方式，在实践中，本文所讨论的结构的实际实现可以仅包括开关和电容器。然而，开关和电容器具有非理想的特性，例如开关电阻和电容器失配。此外，寄生电容可能影响行为。设计的另一方面是动态聚焦要求的存储器要求。在一个示例中，当对于每个时间点存在不同的延迟集合时，可以估计总存储器：最大转换时间＝2*150mm/个样本，最大Fs为40MHz如果单个延迟变量是4位二进制(16个可能的值)，则8000个样本是每个元素4k字节。如果换能器是192个元件，则最大总存储器是768k字节根据各种示例，768k是合理量的存储器，且存在可实施的多种方式。在一个示例中，如果使用单个串行端口将数字延迟值集合发送到UABF设备，则用于实时成像的数据速率为大约30Gbit/s。作为参考，USB3.1可以提供高达10Gbit/s。在其他实施方式中，使用近似算法在运行中生成延迟分布。在一个示例中，近似算法可以对延迟分布进行直线近似并且实现δ行为。在另一示例中，近似算法将延迟分布状态作为变化而不是作为显式延迟值来移动。在一些实施方式中，延迟是固定的(恒定的)。在其他实施方式中，延迟在发送事件之后的接收时间期间改变几次。变迹图13示出根据本公开的一些实施例的变迹电路1300。变迹是输入波形的空间窗口，以减少旁瓣。根据一个示例，这类似于用于FIR滤波器设计的加窗方法。窗口是在每个时间步长施加在物理换能器元件上的加权形状，例如汉明窗。旁瓣高度是用于波束成形的FOM，并且切趾用于减少旁瓣。添加变迹的一种方法是在每个元件处的输入信号和FarrowFD滤波器(或其他内插)之间添加另一CS事件，其通过高斯状窗口形状缩放孔径元件以减小矩形窗口信号形状的影响。在FD滤波器的FIR部分的采样之前的该附加CS事件可以是固定的或可编程的。根据一些实施方式，对于超声成像应用，加窗或变迹在空间上跨越有源换能器元件。在一些示例中，在有源元件的对准样本上发生空间变迹。因此，变迹发生在整数和分数延迟操作之后。变迹操作的时序如图14所示。变迹电荷缩放有三个步骤。1.设置变迹DAC状态，复位变迹DAC电容，复位寄生电容。strobe(4)，(9)2.选择的整数延迟片和变迹DAC之间的电荷共享。strobe(12)3.根据amode状态将输出节点连接到整数延迟输出或变迹DAC输出。strobe(8)在一个实施方式中，设计将变迹DAC定义为5位或32个LSB瓦片。每一最低有效位(LSB)瓦片中的电容取决于所述部分滤波器的单位电容，使得所述缩放可线性化到5位分辨率。在一个示例中，使变迹缩放线性化包括映射状态(5个DAC位和状态位状态)或64个状态的6个位以适合从整数延迟片顶端上的从0电荷到最大电荷的线性直线缩放。根据一个实施方式，DAC充当电荷共享事件，因此，用于变迹的电荷缩放对于DAC码不是线性的。因此，在变迹值和实际DAC代码之间存在映射。UABF应用根据各种实施方式，UABF电路中的信道数，延迟，变迹和其他参数可以针对许多用途进行优化。以下包括一些示例。通道计数本文档中的许多示例涉及128个元素的线性阵列。这种换能器构造对于高质量图像是非常普遍的，但是存在构造换能器的许多其他方法，并且线性阵列可以是任何选择的尺寸。根据一个示例，另一个换能器示例是具有若干行或元件的线性类型阵列，以允许将光束聚焦在y轴上。线性型阵列可以是1.5D，1.75D或另一类型的阵列。根据其他示例，使用2D阵列。2D阵列是N×N个元件阵列，通常总共有几千个元件，允许构建3D和4D成像。这些阵列的物理构造是困难的，并且需要在每个元件后面的一些电子器件，因为通道的数量和需要尽快地抽取信息。这种抽取目前是由元素的子阵列的部分BF完成的。根据一些示例，UABF有益于该设计和构造。延迟分布在各种实施方式中，在本说明书的许多部分中讨论的聚焦和转向所需的延迟可以在发送事件之后和在该发送事件的接收期间是固定的或可编程的。子孔径波束成形根据各种实施方式，描述涉及用于有限组的换能器元件(或任何其它独立信号集合)的BF方法。然而，有限元素组可以是在任何时间采样的特定换能器的全部或一部分。具体地，可以存在形成用于元素子组的波束的多个BF块。对于128元素换能器，可以存在4个UABF块，其连续或交织地查看元素的32个元素子组中的每一个。并行接收波束形成超声图像数据的多个应用使用快速图像更新或快速帧速率值。为了提高帧速率，可以多次复制UABF硬件以创建同时的BF输出。这被称为并行接收波束成形。帧速率直接增加UABF块的数量。在各种示例中，使用2个UABF块将帧速率提高了原始帧速率的两倍，使用4个UABF块将帧速率提高了原始帧速率的四倍，并且8个UABF块将帧速率提高了原始帧速率的八倍。合成孔径成像合成孔径成像潜在地导致具有相同数量的元素的更高质量的图像。合成孔径(SA)成像基于UABF可以提供的延迟与求和BF。第一步是延迟-求和波束成形以创建许多低分辨率图像。低分辨率图像以许多方式组合以产生高分辨率图像。UABF可以被实现为通过特定设计或通用实现的配置来支持SA成像。多路复用BFSAT实现的特性之一是执行波束形成的快速计算速度。在数字实现中，该计算由时钟硬件完成，并且速度受限于例如实现多少硬件而不是串行多路复用计算引擎。在UABF域中，整个计算在3个CS事件之后完成。根据所使用的半导体工艺，这些事件可能非常快地发生。该速度意味着可以实现使用相同的物理UABF块的架构，其在多个换能器元件子组或相同元件上多次多路复用多次。这通过将UABF输入转向到多组输入的输入开关矩阵来实现。图15根据本公开的一些实施方案示出用于超声模拟波束成形的方法150的流程图。方法150包括：在步骤1502,从传感器的阵列传送模拟信号。在步骤1504，反射的模拟信号在传感器阵列处接收。在步骤1506，接收的反射模拟信号使用采样模拟滤波器来滤波。在步骤1508，采样模拟滤波器输出采样的模拟信号。滤波包括增加延迟至各个接收的模拟信号。根据一个示例，延迟包括部分延迟和整体延迟。在一些实施方式中，在步骤1508后，方法1500包括窗口化，在切趾电路，采样模拟信号的波形以降低旁瓣。在一些示例中，在步骤1508后，方法1500包括在求和节点增加采样的模拟信号至平行的模拟信号，来自平行的采样的模拟波束形成器。其他应用根据各种实施方式，采样模拟技术可以用于任何用于低功率波束形成的超声波，雷达和声学应用中。SAT可以是用于高级超声波束成形应用的构建块，包括合成孔径技术，平面波成像，发散波束成形，回顾性动态发射聚焦应用和子孔径阵列波束成形。SAT可用于探头中的波束成形应用，包括单行(1D)超声探头和多行探头(1.5D，1.75D和2D阵列)以及导管探头。SAT可用于探头和控制台(系统)波束成形应用，包括需要非常低功率的应用以及高密度应用。SAT波束成形还可以用于结合波束成形的可穿戴超声装置形状因数。根据一些实施方式，SAT波束成形可以用于鉴定和安全应用，例如机体部分成像。在一些示例中，SAT波束成形可以用于指纹成像。在其他示例中，SAT波束成形可以用于视网膜成像。变化和实现在上述实施例的讨论中，电容器，时钟，DFF，分频器，电感器，电阻器，放大器，开关，数字核，晶体管和/或其他部件可以容易地被替换，替换或以其他方式修改以适应特定的电路需要。此外，应当注意，互补电子设备，硬件，软件等的使用为实现本公开的教导提供了同样可行的选择。在一个示例实施例中，图中的任何数量的电路可以在相关联的电子设备的板上实现。板可以是能够保持电子设备的内部电子系统的各种部件并且还提供用于其他外围设备的连接器的通用电路板。更具体地，板可以提供电连接，系统的其他部件可以通过该电连接电通信。基于特定配置需求，处理需求，计算机设计等，任何合适的处理器(包括数字信号处理器，微处理器，支持芯片组等)，计算机可读非暂时性存储器元件等可以适当地耦合到板。诸如外部存储器，附加传感器，用于音频/视频显示的控制器以及外围设备的其它组件可以作为插入卡，经由电缆附接到板或者集成到板本身中。在各种实施例中，本文描述的功能可以仿真形式被实现为在布置在支持这些功能的结构中的一个或多个可配置(例如，可编程)元件内运行的软件或固件。提供仿真的软件或固件可以在包括允许处理器执行那些功能的指令的非暂时性计算机可读存储介质上提供。在另一示例实施例中，附图的电路可以被实现为独立模块(例如，具有被配置为执行特定应用或功能的相关组件和电路的设备)或实现为应用中的插件模块电子设备的特定硬件。注意，本公开的特定实施例可以部分地或整体地容易地包括在片上系统(SOC)封装中。SOC表示将计算机或其他电子系统的组件集成到单个芯片中的IC。它可以包含数字，模拟，混合信号和通常的射频功能：所有这些可以提供在单个芯片衬底上。其他实施例可以包括多芯片模块(MCM)，其具有位于单个电子封装内的多个分离的IC，并且被配置为通过电子封装彼此紧密地相互作用。在各种其他实施例中，滤波功能可以在专用集成电路(ASIC)，现场可编程门阵列(FPGA)和其他半导体芯片中的一个或多个硅核中实现。还必须注意，这里概述的所有规范，尺寸和关系(例如，处理器的数量，逻辑操作等)仅仅是为了示例和教导的目的而提供的。在不脱离本公开的精神或所附权利要求的范围的情况下，可以相当大地改变这样的信息。该规范仅适用于一个非限制性示例，因此，它们应当被这样解释。在前面的描述中，已经参考特定的处理器和/或组件布置描述了示例实施例。在不脱离所附权利要求的范围的情况下，可对这些实施例进行各种修改和改变。因此，描述和附图被认为是说明性的而不是限制性的。注意，上文参考图式所论述的活动可适用于涉及信号处理的任何集成电路，特别是可执行专用软件程序或算法的那些集成电路，其中一些可与处理数字化实时数据相关联。某些实施例可涉及多DSP信号处理，浮点处理，信号/控制处理，固定功能处理，微控制器应用等。在某些上下文中，本文所讨论的特征可以应用于医疗系统，科学仪器，无线和有线通信，雷达，工业过程控制，音频和视频设备，电流感测，仪器(其可以是高度精确的)其他基于数字处理的系统。此外，上面讨论的某些实施例可以在用于医学成像，患者监测，医疗仪器和家庭保健的数字信号处理技术中提供。这可以包括肺监视器，加速度计，心率监视器，起搏器等。其它应用可以涉及用于安全系统(例如，稳定性控制系统，驾驶员辅助系统，制动系统，信息娱乐和任何种类的内部应用)的汽车技术。此外，动力系统(例如，混合动力和电动车辆)可以在电池监视，控制系统，报告控制，维护活动等中使用高精度数据转换产品。在其他示例场景中，本公开的教导可以应用于包括有助于提高生产率，能量效率和可靠性的过程控制系统的工业市场中。在消费者应用中，上述信号处理电路的教导可以用于图像处理，自动聚焦和图像稳定(例如，用于数码相机，摄像机等)。其他消费者应用可以包括用于家庭影院系统，DVD录像机和高清电视机的音频和视频处理器。其他消费者应用可以涉及高级触摸屏控制器(例如，用于任何类型的便携式媒体设备)。因此，这样的技术可以容易地是智能手机，平板电脑，安全系统，PC，游戏技术，虚拟现实，模拟训练等的一部分。注意，利用本文提供的大量示例，可以根据两个，三个，四个或更多个电子部件来描述交互。然而，这仅仅是为了清楚和示例的目的。应当理解，系统可以以任何合适的方式合并。沿着类似的设计替代方案，附图的任何所示的部件，模块和元件可以以各种可能的配置组合，所有这些都明显在本说明书的广泛范围内。在某些情况下，可以通过仅参考有限数量的电气元件来更容易地描述给定的一组流的一个或多个功能。应当理解，图中的电路及其教导是容易扩展的，并且可以容纳大量部件，以及更复杂/复杂的布置和配置。因此，所提供的示例不应限制可能应用于无数其它架构的电路的范围或抑制电路的广泛教导。注意，在本说明书中，对“一个实施例”，“示例性实施例”，“实施例”等中包括的各种特征(例如，元件，结构，模块，部件，步骤，操作，特性等)“另一实施例”，“一些实施例”，“各种实施例”，“其它实施例”，“替代实施例”等旨在表示任何这样的特征包括在本公开的一个或多个实施例中，或者可以不必在相同的实施例中组合。还重要的是注意，与Farrow滤波器相关的功能仅示出可由图中所示的系统执行或在其内执行的一些可能的滤波器功能。这些操作中的一些可以在适当时被删除或移除，或者这些操作可以被显着地修改或改变而不脱离本公开的范围。此外，这些操作的定时可以显着改变。前面的操作流程已经被提供用于示例和讨论的目的。由在此描述的实施例提供了基本的灵活性，因为在不脱离本公开的教导的情况下可以提供任何合适的布置，时间顺序，配置和定时机制。本领域技术人员可确定许多其它改变，取代，变化，改变和修饰，并且本公开旨在涵盖所有这样的改变，取代，变化，改变和修饰。为了帮助美国专利和商标局(USPTO)以及另外地，在本申请上发布的任何专利的任何读者解释所附权利要求，申请人希望注意到，申请人：(a)不意图任何所附权利要求引用35U.SC的第六(6)段除非在特定权利要求中特别使用了“用于......的装置”或“用于......的步骤”的单词，否则它在本申请的日期时存在；和(b)并不意图通过说明书中的任何陈述以任何方式限制本公开，而不以其它方式反映在所附权利要求中。其他注意事项，示例和实施注意，上述装置的所有可选特征也可以相对于本文所述的方法或过程实现，并且实施例中的细节可以在一个或多个实施例中的任何地方使用。在第一示例中，提供了可以是任何适当电路的一部分的系统(其可以包括任何合适的电路，分频器，电容器，电阻器，电感器，ADC，DFF，逻辑门，软件，硬件，链路等)类型的计算机，其还可以包括耦合到多个电子部件的电路板。该系统可以包括用于使用第一时钟将来自数字核的数据计时到宏的第一数据输出上的装置，第一时钟是宏时钟；用于使用第二时钟将来自所述宏的所述第一数据输出的所述数据计时到所述物理接口中的装置，所述第二时钟是物理接口时钟；用于使用所述宏时钟将来自所述数字核的第一复位信号计时到所述宏的复位输出上的装置，所述第一复位信号输出用作第二复位信号；用于使用提供大于所述第二时钟的所述速率的时钟速率的第三时钟对所述第二复位信号进行采样以产生经采样的复位信号的装置；以及用于响应于所述采样的复位信号的转变将所述第二时钟复位到所述物理接口中的预定状态的装置。在上述实例中的“用于...的装置”可以包括(但不限于)使用本文所讨论的任何合适的组件以及任何合适的软件，电路，集线器，计算机代码，逻辑，算法，硬件，控制器，接口，链路，总线，通信路径等。在第二示例中，系统包括进一步包括机器可读指令的存储器，其在被执行时使得系统执行上述任何活动。当前第1页1 2 3