SoC片上电源噪声监测系统的制作方法

本发明涉及微电子技术领域，特别是涉及一种soc片上电源噪声监测系统。

背景技术：

随着微电子技术的发展，集成电路尤其是片上系统(soc)的集成度、复杂性和工作速度都在大幅提高，其可靠性引起了广泛关注。soc工作时会受到开关噪声、电磁干扰、电压源变化、串扰、接地反弹和衬底耦合噪声等各种各样的寄生现象的影响，或者当soc工作在十分恶劣的环境中时，会受到雷电、辐射和剧烈的温度变化等影响，这些因素会使soc内部某些关键的电压信号出现明显的变化和波动，严重时会导致芯片的不正常工作，影响信号的完整性，更可能会导致soc失效。为了能够避免或减缓以上的问题，需要对soc噪声信号进行准确测量，才能对soc所受的干扰进行准确的分析和预测芯片何时出现不正常工作的状态。

soc电源信号几乎与电路中的所有模块直接相连，它的波动变化对soc的工作状态的影响尤其明显，因此，在soc工作过程中，同时对其电源噪声进行监测，有助于保持soc工作在稳定地状态，并防止电源电压波动过大对芯片造成损坏。传统的soc电源噪声监测方法是采用两个电路模块，其中一个电路模块由若干个对电源电压变化很敏感的延时单元组成，另一个电路模块由若干个对电源电压变化很不敏感的延时单元组成。当同一个信号分别经过两个电路模块后会产生一个明显的相位差，通过测量这个相位的大小，就可以监测出电源电压变化有无超出一定的范围，或者电源电压持续地过高或过低，即轨道塌陷。这种方法只能监测出电源电压有无超过一定的范围，并不能准确测量出电源电压的大小，存在监测准确性低的缺点。

技术实现要素：

基于此，有必要针对上述问题，提供一种监测准确性高的soc片上电源噪声监测系统。

一种soc片上电源噪声监测系统，包括降压装置、差分采样保持电路和信号处理装置，所述差分采样保持电路的输入正极和输入负极连接所述降压装置，所述差分采样保持电路的输出正极和输出负极连接所述信号处理装置，

所述降压装置用于对接入的soc片上电源信号进行降压和转化，得到差分信号并输入至所述差分采样保持电路，所述差分采样保持电路用于将所述差分信号转化为离散电压信号并输出至所述信号处理装置，所述信号处理装置用于对所述离散电压信号进行处理分析得到电源电压数据。

上述soc片上电源噪声监测系统，降压装置对接入的soc片上电源信号进行降压和转化，得到差分信号并输入至差分采样保持电路，差分采样保持电路将差分信号转化为离散电压信号并输出至信号处理装置，信号处理装置对离散电压信号进行处理分析得到电源电压数据。通过直接对电源电压信号进行采样和分析，无须间接测量电路的延时来反映电源电压的变化，可实现实时监测和分析soc片上电源电压的大小和变化，监测准确性高。

附图说明

图1为一实施例中soc片上电源噪声监测系统的结构图；

图2为一实施例中降压装置的原理图；

图3为一实施例中差分采样保持电路的原理图；

图4为一实施例中第一自举开关的原理图；

图5为一实施例中运算放大器的原理图；

图6为一实施例中三相不交叠时钟的原理图；

图7为一实施例中三相不交叠时钟的时钟脉冲图；

图8为一实施例中信号处理装置的结构图；

图9为另一实施例中信号处理装置的结构图。

具体实施方式

在一个实施例中，一种soc片上电源噪声监测系统，如图1所示，包括降压装置100、差分采样保持电路200和信号处理装置300，差分采样保持电路200的输入正极vin+和输入负极vin-连接降压装置110，差分采样保持电路200的输出正极vout+和输出负极vout-连接信号处理装置300。降压装置100用于对接入的soc片上电源信号进行降压和转化，得到差分信号并输入至差分采样保持电路200，差分采样保持电路200用于将差分信号转化为离散电压信号并输出至信号处理装置300，信号处理装置300用于对离散电压信号进行处理分析得到电源电压数据。

电源信号vin_noise为电路所要监测的变化的电源信号。由于后续电路模块的输出范围受到电路结构和供电电源电压大小的限制，无法处理电压幅值过大的信号，因此电源信号vin_noise要先通过降压装置100使电压幅值降低并转化为差分信号输入到差分采样保持电路200。此外，差分采样保持电路200还可连接稳定电压源vdd_quiet，采用稳定电压源vdd_quiet供电。差分采样保持电路200将连续变化的电源信号转化为离散的电压信号输出，再通过后续的信号处理装置300对离散的信号进行处理和分析电源信号的变化情况。信号处理装置300在处理得到电源电压数据后可存入存储器中，也可以是根据电源电压数据进行预警分析，在电源电压出现异常时控制soc系统停止工作。

降压装置100具体的结构和降压方式并不唯一，在一个实施例中，如图2所示，降压装置100包括分压电阻组件120和第一开关管nm104。分压电阻组件120连接差分采样保持电路200和第一开关管nm104的输入端；第一开关管nm104的控制端连接差分采样保持电路200，第一开关管nm104的输出端接地。

第一开关管nm104可以是mos管或三极管等，本实施例中，第一开关管nm104为n沟道mos管。分压电阻组件120的具体结构也不唯一，在一个实施例中，继续参照图2，分压电阻组件120包括第一电阻r101、第二电阻r102和第三电阻r103。第一电阻r101、第二电阻r102和第三电阻r103串联，第一电阻r101另一端接入电源信号vin_noise，第三电阻r103另一端连接第一开关管nm104的输入端；第一电阻r101和第二电阻r102的公共端连接差分采样保持电路200的输入正极vin+，第二电阻r102和第三电阻r103的公共端连接差分采样保持电路200的输入负极vin-。

降压装置100使用三个串联的电阻r101、r102和r103进行分压，并且考虑到下级的输入输出范围，以中间电阻r102的两端电压作为下一级的差分输入电压，使降压装置100保持高度的线性化以免在降压过程中引入非线性失真。电阻r101、r102和r103阻值的量级可根据实际需求进行合理的选择，阻值太小会带来不必要的静态功耗，并且减小电压源的负载，使监测电路本身就对电压信号变化有很大的影响。第二电阻r102两端电压具体与下级差分采样保持电路200的采样电容直接相连，等效成一个由电阻r101、r102、r103和采样电容组成的rc回路，在采样电容的容值取尽量小的情况下，若电阻阻值较大，会影响采样过程中输入信号的稳定时间和造成较大的动态误差，限制整体电路的工作速度和精度。在降压装置100中在串联一个nmos管作控制的开关，控制降压装置100在采样过程中导通，保持过程当中断开，减小不必要的功耗。nmos管的宽长比要取尽量的大，使nmos管的等效阻值远小于电阻的值，使它给电路带来的线性误差可以忽略不计。

差分采样保持电路200具体的结构和采样方式也不是唯一的，在一个实施例中，如图3所示，差分采样保持电路200包括第一自举开关(boostrappedswitch)220、第二自举开关240、运算放大器260、三相不交叠时钟280、第一控制开关s201、第二控制开关s202、第三控制开关s203、第四控制开关s204、第五控制开关s205、第六控制开关s206、第七控制开关s207、第一电容c207、第二电容c208、第三电容c209和第四电容c210，三相不交叠时钟280包括第一时钟端、第二时钟端和第三时钟端。具体地，三相不交叠时钟280接入初始脉冲信号clkin，并通过第一时钟端、第二时钟端和第三时钟端分别输出时钟信号clk1、clk2和clk3。对应地，降压装置100中第一开关管nm104的控制端连接三相不交叠时钟280的第一时钟端。

第一自举开关220的输入端vin作为差分采样保持电路200的输入正极vin+，具体连接降压装置100中第一电阻r101和第二电阻r102的公共端，第一自举开关220的输出端vout通过第一电容c207连接运算放大器260的同相输入端，第一自举开关220的控制端连接三相不交叠时钟280的第一时钟端；第二自举开关240的输入端vin作为差分采样保持电路200的输入负极vin-，具体连接降压装置100中第二电阻r102和第三电阻r103的公共端，第二自举开关240的输出端vout通过第二电容c208连接运算放大器260的反相输入端，第二自举开关240的控制端连接三相不交叠时钟280的第一时钟端；第一控制开关s201一端连接第一自举开关220的输出端vout，另一端连接第二自举开关240的输出端vout，第一控制开关s201的控制端连接三相不交叠时钟280的第三时钟端；运算放大器260的输出负极和输出正极分别作为差分采样保持电路200的输出正极vout+和输出负极vout-，连接信号处理装置300。

第二控制开关s202、第三控制开关s203和第四控制开关s204依次串联后两端均连接第一类控制电压端vin_bias；第二控制开关s202和第三控制开关s203的公共端连接运算放大器260的同相输入端，第三控制开关s203和第四控制开关s204的公共端连接运算放大器的反相输入端；第二控制开关s202的控制端、第三控制开关s203的控制端和第四控制开关s204的控制端均连接三相不交叠时钟280的第二时钟端。

第五控制开关s205、第六控制开关s206和第七控制开关s207依次串联后两端均连接第二类控制电压端vout_bias；第五控制开关s205和第六控制开关s206的公共端连接运算放大器的输出负极，并通过第三电容c209连接运算放大器的同相输入端；第六控制开关s206和第七控制开关s207的公共端连接运算放大器的输出正极，并通过第四电容c210连接运算放大器的反相输入端，第五控制开关s205的控制端和第七控制开关s207的控制端均连接三相不交叠时钟280的第一时钟端。

采样保持电路都会受到时钟馈通和沟道电荷注入的影响，在高速应用中，由于要使用宽长比较大的管子，会使时钟馈通和沟道电荷注入的现象更为明显。本实施例中，差分采样保持电路200通过采用开关电容底板采样的原理，将由于时钟馈通和沟道电荷注入所产生的误差转化为固定的失调，并通过差分结构来消除。应用差分和开关电容底板采样的结构，有效地消除误差，达到较高的精度。同时，由于所采集的电源信号是一个变化较大的信号，因此差分采样保持电路200采用电荷重分配型的开关电容采样电路，抑制运算放大器260输入共模电压的偏移，保持运放工作在放大区。三相不交叠时钟280产生三个时钟信号clk1、clk2和clk3，其中，时钟信号clk2的脉冲上升沿早于时钟信号clk1的脉冲上升沿，且时钟信号clk2的脉冲下降沿晚于时钟信号clk1的脉冲下降沿；时钟信号clk3在时钟信号clk1和时钟信号clk2为高电平时处于低电平状态。第一自举开关220、第二自举开关240、第五控制开关s205和第七控制开关s207受时钟信号clk1控制，第二控制开关s202、第三控制开关s203和第四控制开关s204受时钟信号clk2控制，第一控制开关s201受时钟信号clk3控制。通过三路时钟信号控制对应开关通断，从而调节差分采样保持电路200的状态，使差分采样保持电路200周期性地将变化的电源电压信号转化为离散的电压信号。

第一自举开关220和第二自举开关240的主要作用是降低差分采样保持电路200输入环路中的导通电阻，并使导通电阻阻值不随输入电压的变化和变化，提高整体电路的工作速度和精度。第一自举开关220和第二自举开关240的结构相似，以第一自举开关220为例，在一个实施例中，如图4所示，第一自举开关220包括第二开关管pm201a、第三开关管pm202a、第四开关管pm203a、第五开关管nm204a、第六开关管nm205a、第七开关管nm206a、第八开关管nm207a、第九开关管nm208a、第十开关管nm209a、第五电容c210a和第一反相器f0。

第二开关管pm201a的控制端和第七开关管nm206a的控制端均连接三相不交叠时钟280的第一时钟端，第二开关管pm201a的输入端连接稳定电压源vdd_quiet，第二开关管pm201a的输出端连接第七开关管nm206a的输入端，第七开关管nm206a的输出端连接第九开关管nm208a的输入端；第三开关管pm202a的输入端连接稳定电压源vdd_quiet，第三开关管pm202a的输出端连接第四开关管pm203a的输入端，并通过第五电容c210a连接第八开关管nm207a的输入端，以及第七开关管nm206a和第九开关管nm208a的公共端；第一反相器f0的输入端连接三相不交叠时钟280的第一时钟端，第一反相器f0的输出端连接第六开关管nm205a的控制端和第八开关管nm207a的控制端，第八开关管nm207a的输出端接地。

第四开关管pm203a的控制端连接第二开关管pm201a和第七开关管nm206a的公共端，第四开关管pm203a的输出端连接第三开关管pm202a的控制端和第五开关管nm204a的输入端；第五开关管nm204a的输出端连接第六开关管nm205a的输入端，第五开关管nm204a的控制端连接稳定电压源vdd_quiet，第六开关管nm205a的输出端接地；第九开关管nm208a的控制端和第十开关管nm209a的控制端，均连接第四开关管pm203a和第五开关管nm204a的公共端，第九开关管nm208a的输出端连接第十开关管nm209a的输入端，第九开关管nm208a和第十开关管nm209a的公共端作为第一自举开关220的输入端vin，第十开关管nm209a的输出端作为第一自举开关220的输出端vout。

各开关管具体可以是mos管或三极管等，本实施例中，第二开关管pm201a、第三开关管pm202a和第四开关管pm203a为p沟道mos管，第五开关管nm204a、第六开关管nm205a、第七开关管nm206a、第八开关管nm207a、第九开关管nm208a和第十开关管nm209a为n沟道mos管。

具体地，当时钟信号clk1为低电平时，第八开关管nm207a和第三开关管pm202a导通，电源将第五电容c210a两端电压充电至电压vdd，并且此时第四开关管pm203a和第九开关管nm208a断开，第五开关管nm204a和第六开关管nm205a导通，第十开关管nm209a栅电压为0v，相当于断路；当时钟信号clk2为高电平时，第八开关管nm207a和第三开关管pm202a断开，第四开关pm203a和第九开关管nm208a导通，第五开关管nm204a和第六开关管nm205a断开，第五电容c210a并联在第十开关管nm209a栅端和输入端vin，将第十开关管nm209a的栅源电压抬高至vdd，使它的导通电阻减小，并且不随输入电压的变化而变化。

在一个实施例中，运算放大器260采用以n沟道mos管输入的全差分折叠共源共栅运算放大器，使用共源共栅结构，能提高运算放大器200b的输出电阻，提高增益，减少差分采样保持电路200的增益误差，提高系统精度，并且折叠式的共源共栅运算放大器的结构输入范围较大，频率特性好，能达到较高的工作速度。具体地，如图5所示，运算放大器260包括全差分折叠共源共栅运放电路262和开关电容共模反馈电路264，全差分折叠共源共栅运放电路262连接第一自举开关220、第二自举开关240和信号处理装置300，开关电容共模反馈电路264连接全差分折叠共源共栅运放电路262和三相不交叠时钟280。开关电容共模反馈电路264用于稳定运算放大器260的输出共模电压。

本实施例中，全差分折叠共源共栅运放电路262包括nmos管nm201b、nmos管nm202b、nmos管nm203b、pmos管pm204b、pmos管pm205b、pmos管pm206b、pmos管pm207b、nmos管nm208b、nmos管nm209b、nmos管nm210b、nmos管nm211b、电容cl1和电容cl2。

nmos管nm201b的栅极作为运算放大器260的同相输入端，nmos管nm203b的栅极作为运算放大器260的反相输入端，nmos管nm202b的栅极接入控制电压vbias1，nmos管nm202b的源极接地，nmos管nm202b的漏极连接nmos管nm201b的源极和nmos管nm203b的源极。pmos管pm204b的栅极连接pmos管pm205b的栅极，pmos管pm204b的源极和pmos管pm205b的源极均连接稳定电压源vdd_quiet，pmos管pm204b的漏极连接pmos管pm206b的源极，pmos管pm205b的漏极连接pmos管pm207b的源极，pmos管pm206b的栅极连接pmos管pm207b的栅极，pmos管pm206b的漏极连接nmos管nm208b的漏极，pmos管pm207b的漏极连接nmos管nm209b的漏极，nmos管nm208b的栅极连接nmos管nm209b的栅极，nmos管nm208b的源极连接nmos管nm210b的漏极，nmos管nm209b的源极连接nmos管nm211b的漏极，nmos管nm210b的栅极连接nmos管nm211b的栅极，nmos管nm210b的源极和nmos管nm211b的源极均接地。pmos管pm204b和pmos管pm205b的公共端连接开关电容共模反馈电路264，pmos管pm204b和pmos管pm206b的公共端连接nmos管nm201b的漏极，pmos管pm205b和pmos管pm207b的公共端连接nmos管nm203b的漏极。pmos管pm206b和nmos管nm208b的公共端作为差分采样保持电路200的输出负极vout-，且通过电容cl1接地，pmos管pm207b和nmos管nm209b的公共端作为差分采样保持电路200的输出正极vout+，且通过电容cl2接地。

进一步地，开关电容共模反馈电路264包括电容c212b、电容c213b、电容c214b、电容c215b、开关s216b、开关s217b、开关s218b、开关s219b、开关s220b和开关s221b。串联的开关s216b和开关s219b、串联的开关s217b和开关s220b以及串联的开关s218b和开关s221b并联，开关s216b和开关s219b的公共端通过电容c214b连接开关s217b和开关s220b的公共端，开关s217b和开关s220b的公共端通过电容c215b连接开关s218b和开关s221b的公共端；开关s216b的另一端连接差分采样保持电路200的输出正极vout+，并通过电容c212b连接开关s217b的另一端，开关s219b的另一端连接第二类控制电压端vout_bias；开关s217b另一端连接pmos管pm204b和pmos管pm205b的公共端，并通过电容c213b连接开关s218b的另一端；开关s220b的另一端连接第三类控制电压端vdmfb_bias；开关s218b另一端连接差分采样保持电路200的输出负极vout+，开关s221b的另一端连接第二类控制电压端vout_bias。开关s216b、开关s217b和开关s218b的控制端连接三相不交叠时钟280的第三时钟端，开关s219b、开关s220b和开关s221b的控制端连接三相不交叠时钟280的第一时钟端。

三相互不交叠时钟280的主要作用是产生两相位互不交叠时钟，三相不交叠时钟280的具体结构也并不唯一，在一个实施例中，如图6所示，三相不交叠时钟280包括第一同相器t1、第二同相器t2、第二反相器f1、第三反相器f2、第四反相器f3、第五反相器f4、第六反相器f5、第一与非门nand1、第二与非门nand2、第一延时器delay1和第二延时器delay2。

第一同相器t1的输入端和第二反相器f1的输入端均接入初始脉冲信号clkin，第一同相器t1的输出端连接第一与非门nand1的第一输入端，第一与非门nand1的输出端通过第一延时器delay1连接第三反相器f2的输入端，第二反相器f1的输出端连接第二与非门nand2的第一输入端，第二与非门nand2的输出端通过第二延时器delay2连接第四反相器f3的输入端，第一与非门nand1的第二输入端连接第二延时器delay2和第四反相器f3的公共端，第二与非门nand1的第二输入端连接第一延时器delay1和第三反相器f2的公共端。

第五反相器f4的输入端连接第三反相器f2的输出端，第五反相器f4的输出端作为三相不交叠时钟280的第一时钟端，用于输出时钟信号clk1；第二同相器t2的输入端连接第一延时器delay1和第三反相器f2的公共端，第二同相器t2的输出端作为三相不交叠时钟280的第二时钟端，用于输出时钟信号clk2；第六反相器f5的输入端连接第四反相器f3的输出端，第六反相器f5的输出端作为三相不交叠时钟280的第三时钟端，用于输出时钟信号clk3。三相互不交叠时钟280接入初始脉冲信号clkin，经过内部同相器、反相器、与非门和延时器的作用，输出三路时钟信号。如图7为本实施例中时钟信号clk1、clk2和clk3的时序图。可以理解，三相互不交叠时钟280输出的三路时钟信号的形式也不是唯一的，只需满足可控制差分采样保持电路200将差分信号转化为离散电压信号即可。

信号处理装置300具体的结构和信号处理过程也不是唯一的，在一个实施例中，如图8所示，信号处理装置300包括模数转换器310、存储器320和运算处理器330，模数转换器310连接差分采样保持电路200和存储器320，运算处理器330连接存储器320。

当soc片上电源噪声监测系统应用在较大规模的片上系统时，模数转换器310将电源电压的离散信号转化为数字信号并存储在存储器320，再通过运算处理器330对数据进行分析和处理，达到分析电源电压受干扰下的变化，预测和监控电路的工作状态的效果。

在另一个实施例中，如图9所示，信号处理装置300包括电压比较器340、计数器350和预警信号产生电路360，电压比较器340连接差分采样保持电路200和计数器350，计数器350连接预警信号产生电路360。

电压比较器340可以是一个或多个，将电源电压的离散信号输入到若干个电压比较器340中，并利用计数器350对电压比较器340的结果进行计数，当电源电压在一段时间内持续地过高或者过低时，通过预警信号产生电路360产生预警信号，将预警信号发送至soc片上系统使系统停止工作，提高soc片上系统运行安全性。

可以理解，信号处理装置300也可同时包括模数转换器310、存储器320、运算处理器330、电压比较器340、计数器350和预警信号产生电路360，利用模数转换器310、存储器320和运算处理器330对离散信号进行转换存储和数据分析，同时利用电压比较器340、计数器350和预警信号产生电路360进行电压比较计时和预警监控。

上述soc片上电源噪声监测系统，通过直接对电源电压信号进行采样和分析，无须间接测量电路的延时来反映电源电压的变化，可实现实时监测和分析soc片上电源电压的大小和变化，监测准确性高。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。