本发明涉及微波测试技术领域，具体涉及一种适用于本地主动式时钟工作模式器件综合测试的共时基装置及方法。
背景技术：
对于只有本地时钟输出端口的器件而言，由于其本地时钟与自身技术特性紧密相关，往往存在与常用测试仪器外部参考时钟(通常为10mhz)之间由于频率差异而无法实现共时基的问题。因为基于共时基模式的时序同步及控制等是实现精确综合测试的关键所在，因此需要一种适用于本地主动式时钟工作模式器件综合测试的共时基方法，支撑解决对该类器件与时序控制及同步等相关的精确综合测试功能实现问题，以通用化的方式最大限度地满足实际应用的测试需求。
目前对此类问题的解决方式主要取决于常用测试仪器的外部参考时钟技术特性。通常情况下，常用测试仪器的外部参考时钟频率为10mhz，如果不针对被测试器件的输出时钟频率进行适应性更改设计，则无法实现测试的共时基；部分测试仪器的外部参考时钟频率具有一定范围，如果被测试器件的输出时钟频率在此范围内且幅度等技术特性也满足测试仪器的要求，则可以实现测试的共时基，但如果不在此范围内则无法实现测试的共时基。
利用目前常用测试仪器的外部参考时钟工作模式解决只有本地时钟输出端口的被测试器件综合测试的共时基问题，存在如下不足：
1、对于外部参考时钟频率为10mhz的常用测试仪器，如果不针对被测试器件的输出时钟频率进行适应性更改设计，则无法实现测试的共时基；
2、对于外部参考时钟频率具有一定范围的测试仪器，如果被测试器件的输出时钟频率不在此范围内或幅度等技术特性不满足测试仪器的要求，则无法实现测试的共时基；
3、针对被测试器件输出时钟的频率等相关技术特性，对所涉及常用测试仪器进行适应性更改设计，不仅设计更改成本高、耗时间，而且并非通用化解决方式，对于相关技术特性超出更改设计范围的被测试器件仍然不能满足测试的共时基要求，综合成本代价很高。
技术实现要素：
本发明的目的是针对上述不足，提出了一种无需预知本地主动式时钟工作模式器件的本地时钟信息或对其频率有特定限制，也不需要根据该时钟信息对测试仪器进行适应性更改设计，即可以通过该闭环控制方法提供被测试器件与测试仪器之间的时钟“桥接”功能，实现两者之间异频时钟的共时基的适用于本地主动式时钟工作模式器件综合测试的共时基装置及方法。
本发明具体采用如下技术方案：
一种适用于本地主动式时钟工作模式器件综合测试的共时基装置，包括功分器，功分器的输出端连有异频时钟共时基闭环控制环路和测频模块，异频时钟共时基闭环控制环路的输出端连接滤波器，测频模块和异频时钟共时基闭环控制环路通过数据总线连接主控单元，主控单元通过数据总线连接接口电路，接口电路通过标准程控总线连接上位机。
优选地，所述异频时钟共时基闭环控制环路基于可编程门阵列实现，包括串联的数字鉴相器、数字环路滤波器和数字频率合成器，数字频率合成器上连有提供统一内部参考时钟的高稳时基，数字频率合成器的输出端分别连有倍频器和分频器，倍频器和分频器的输出端均与数字鉴相器相连。
一种适用于本地主动式时钟工作模式器件综合测试的共时基方法，采用如上所述的一种适用于本地主动式时钟工作模式器件综合测试的共时基装置，具体包括：
被测试器件的输出本地时钟信号进入本装置后，由功分器分为两路信号，一路信号传输至测频模块，并由测频模块精确测试被测试器件的输出本地时钟信号频率，并将该频率信息通过数据总线发送至主控单元；
另一路信号作为输入信号传输至异频时钟共时基闭环控制环路；同时，根据测试仪器的外部参考时钟技术特性，上位机将满足测试仪器要求的时钟信号频率信息通过标准总线发送至装置的主控单元；
主控单元将装置的输入、输出时钟信号频率信息通过数据总线发送给异频时钟共时基闭环控制环路，按照两种频率之间的关系通过可编程自适应算法的加载与配置，实现分频比数或倍频次数以及数字频率合成器的信号发生，通过鉴相、滤波等闭环控制环路达到输出信号与输入信号之间的稳定锁相，再经过滤波器进行信号调理，最终实现与输入时钟信号共时基且满足频率要求的时钟信号输出。
优选地，所述高稳时基为装置各功能单元提供工作的内部参考时钟。
本发明具有如下有益效果：
无需根据被测试器件输出本地时钟的频率等相关技术特性对测试仪器进行适应性更改设计，即可实现在综合精确测试时测试仪器与被测试器件之间的共时基，以通用化的方式最大限度地满足实际应用的测试需求；
无需对被测试器件输出本地时钟的频率有特定限制，根据被测试器件输出本地时钟的频率等相关技术特性，可以通过可编程自适应算法的加载和配置方式快速实现与该时钟的共时基，进而支撑解决与时序控制及同步等相关的精确综合测试问题，以通用化的方式最大限度地满足实际应用的测试需求。
附图说明
图1为本发明的原理框图。
具体实施方式
下面结合附图和具体实施例对本发明的具体实施方式做进一步说明：
如图1所示，一种适用于本地主动式时钟工作模式器件综合测试的共时基装置，包括功分器，功分器的输出端连有异频时钟共时基闭环控制环路和测频模块，异频时钟共时基闭环控制环路的输出端连接滤波器，测频模块和异频时钟共时基闭环控制环路通过数据总线连接主控单元，主控单元通过数据总线连接接口电路，接口电路通过标准程控总线连接上位机。
所述异频时钟共时基闭环控制环路基于可编程门阵列(fpga)实现，包括串联的数字鉴相器、数字环路滤波器和数字频率合成器，数字频率合成器上连有提供统一内部参考时钟的高稳时基，数字频率合成器的输出端分别连有倍频器和分频器，倍频器和分频器的输出端均与数字鉴相器相连。
一种适用于本地主动式时钟工作模式器件综合测试的共时基方法，采用如上所述的一种适用于本地主动式时钟工作模式器件综合测试的共时基装置，具体包括：
被测试器件的输出本地时钟信号进入本装置后，由功分器分为两路信号，一路信号传输至测频模块，并由测频模块精确测试被测试器件的输出本地时钟信号频率，并将该频率信息通过数据总线发送至主控单元；
另一路信号作为输入信号传输至异频时钟共时基闭环控制环路；同时，根据测试仪器的外部参考时钟技术特性，上位机将满足测试仪器要求的时钟信号频率信息通过标准总线发送至装置的主控单元；
主控单元将装置的输入、输出时钟信号频率信息通过数据总线发送给异频时钟共时基闭环控制环路，按照两种频率之间的关系通过可编程自适应算法的加载与配置，实现分频比数或倍频次数以及数字频率合成器的信号发生，通过鉴相、滤波等闭环控制环路达到输出信号与输入信号之间的稳定锁相，再经过滤波器进行信号调理，最终实现与输入时钟信号共时基且满足频率要求的时钟信号输出。其中，高稳时基为装置各功能单元提供工作的内部参考时钟。
当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例，本技术领域的技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也应属于本发明的保护范围。