一种控制器的制作方法

本发明涉及电子技术领域，特别是涉及一种控制器。

背景技术：

电子技术的发展，使各类电子系统越来越复杂，在研发其中的电路板的过程中，为满足设计规则，需对大量的电源时序进行测量。现有技术中，在测量电源时序时，首先在测量点焊接辅助测试线，然后用示波器的探棒逐个去点击辅助测试线进行测量。然而，这种逐个焊接辅助测试线再进行测量的方法的耗时较长，使研发周期加长，手动测量会增大测量误差，此外，在焊接测试线时可能会损坏电路板，增加成本。

因此，如何提供一种解决上述技术问题的方案是本领域的技术人员目前需要解决的问题。

技术实现要素：

本发明的目的是提供一种控制器，缩短了研发周期，减小了测量误差，降低了成本。

为解决上述技术问题，本发明提供了一种控制器，包括：

控制器已有的输入单元，用于将第一电源状态信号和第二电源状态信号发送至控制单元；

控制单元，用于当第一电源状态信号进入上电状态时，生成第一控制信号并发送至计时单元，当第二电源状态信号进入上电状态时，生成第二控制信号并发送至计时单元；

计时单元，用于当接收到第一控制信号时，开始记录预设时钟信号的周期数，当接收到第二控制信号时，停止记录预设时钟信号的周期数，以便根据记录的周期数和预设时钟信号的周期得到第一电源状态信号和第二电源状态信号之间的时延。

优选地，控制器还包括：

计算单元，用于将记录的周期数和预设时钟信号的周期相乘，得到第一电源状态信号和第二电源状态信号之间的时延。

优选地，控制器还包括：

通讯单元，用于将时延发送至外部显示设备。

优选地，通讯单元为i2c。

优选地，计时单元包括：

时钟单元，用于发送预设时钟信号；

计数器，用于接收预设时钟信号，当接收到第一控制信号时，开始记录预设时钟信号的周期数，当接收到第二控制信号时，停止记录预设时钟信号的周期数，以便根据记录的周期数和预设时钟信号的周期得到第一电源状态信号和第二电源状态信号之间的时延。

优选地，时钟单元为pll。

优选地，时钟单元为振荡器。

优选地，计时单元为计时器。

优选地，当电源状态信号为多个时，控制器还包括：

第一多路选择器，用于根据选择指令从输入单元输出的多个电源状态信号中选择第一电源状态信号并输出至控制单元；

第二多路选择器，用于根据选择指令从输入单元输出的多个电源状态信号中选择第二电源状态信号并输出至控制单元。

优选地，控制单元包括：

非门，用于将反相后的第二电源状态信号输出至与门；

与门，用于根据第一电源状态信号和反相后的第二电源状态信号输出相应的控制信号，其中，当第一电源状态信号进入上电状态时，生成第一控制信号并发送至计时单元，当第二电源状态信号进入上电状态时，生成第二控制信号并发送至计时单元。

可见，本发明利用控制器已有的输入单元提供第一电源状态信号和第二电源状态信号的输入，无需再对测量点进行焊接，也就不会损坏电路板，控制单元根据第一电源状态信号以及第二电源状态信号生成相应的控制信号，控制计时单元记录预设时钟信号的周期数的开始与停止，以便于根据记录的周期数与预设时钟信号的周期得到第一电源状态信号和第二电源状态信号之间的时延，无需手动对测量点逐个进行测量，不仅节省了测量时间，缩短了研发周期，还减小了测量误差，降低了成本。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的一种控制器的结构示意图；

图2为本发明提供的一种基于cpld或fpga的控制器的结构示意图；

图3为本发明提供的一种基于mcu的控制器的结构示意图。

具体实施方式

本发明的核心是提供一种控制器，缩短了研发周期，减小了测量误差，降低了成本。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参考图1，图1为本发明提供的一种控制器的结构示意图，包括：

控制器已有的输入单元1，用于将第一电源状态信号和第二电源状态信号发送至控制单元2；

控制单元2，用于当第一电源状态信号进入上电状态时，生成第一控制信号并发送至计时单元3，当第二电源状态信号进入上电状态时，生成第二控制信号并发送至计时单元3；

计时单元3，用于当接收到第一控制信号时，开始记录预设时钟信号的周期数，当接收到第二控制信号时，停止记录预设时钟信号的周期数，以便根据记录的周期数和预设时钟信号的周期得到第一电源状态信号和第二电源状态信号之间的时延。

首先需要说明的是，本申请中的控制器是基于cpld(complexprogrammablelogicdevice，复杂可编程逻辑器件)、pfga(field-programmablegatearray，现场可编程门阵列)以及mcu(microcontrollerunit，微控制器)等器件中的任一器件发明的一种可以测量电源状态信号之间时延的控制器，其共同特点为都具有输入单元，可作为电源状态信号的输入，相应的，本申请中基于cpld以及fpga的控制器可以应用于例如伺服器系统的设计中，基于mcu的控制器可以应用于例如笔记本电脑的系统设计中。

具体的，考虑到现有技术中在测量电源状态信号的时延时需要对电路板上的测量点进行辅助测试线的焊接，可能会损坏电路板从而增加成本，本申请利用控制器中已有的输入单元提供第一电源状态信号以及第二电源状态信号的输入，无需再焊接辅助测试线，也就没有损坏电路板的风险，降低了成本，也缩短了测量的时间。

具体的，控制单元2根据输入单元输出的第一电源状态信号以及第二电源状态信号生成相应的控制信号来控制计时单元3对预设时钟信号的周期数的记录，代替了现有技术中用示波器逐个进行手动测量的过程，缩短了测量时间，相对于手动测量也减小了的测量误差。

其中，可以通过计算程序将记录的周期数和预设时钟信号的周期相乘，得到第一电源状态信号与第二电源状态信号之间的时延。

可见，本发明利用控制器已有的输入单元提供第一电源状态信号和第二电源状态信号的输入，无需再对测量点进行焊接，也就不会损坏电路板，控制单元根据第一电源状态信号以及第二电源状态信号生成相应的控制信号，控制计时单元记录预设时钟信号的周期数的开始与停止，以便于根据记录的周期数与预设时钟信号的周期得到第一电源状态信号和第二电源状态信号之间的时延，无需手动对测量点逐个进行测量，不仅节省了测量时间，缩短了研发周期，还减小了测量误差，降低了成本。

在上述实施例的基础上：

作为一种优选的实施例，控制器还包括：

计算单元，用于将记录的周期数和预设时钟信号的周期相乘，得到第一电源状态信号和第二电源状态信号之间的时延。

具体的，计算单元执行计算过程，得到第一电源状态信号与第二电源状态信号间的时延，例如，计时单元3记录的周期数为3，预设的时钟信号的周期为2mhz，即3×2mhz＝6us，则该次测量的第一电源状态信号与第二电源状态信号的时延为6us。

具体的，时钟信号的周期可以根据实际需求进行预先设定，例如设置为2mhz等。

具体的，除了采用控制器内部的计算单元进行计算外，也可以通过控制器外部的计算单元进行计算，本发明在此不做限定。

作为一种优选的实施例，控制器还包括：

通讯单元，用于将时延发送至外部显示设备。

具体的，通讯单元将时延发送至外部显示设备，便于工作人员对时延的观察以及分析，外部显示设备可以为计算机之类的设备，本发明在此不做限定。

作为一种优选的实施例，通讯单元为i2c4(inter－integratedcircuit，双向二线制同步串行总线)。

具体的，i2c4作为通讯单元，具有接线少，控制方式简单，器件封装形式小，通信速率较高等优点。

当然，通讯单元除了i2c4外，还可以为例如uart(universalasynchronousreceiver/transmitter，通用异步收发装置)、spi(serialperipheralinterface，串行外设接口总线系统)以及spgio(serialgeneralpurposeinput/output，通用异步收发装置)等，本发明在此不做限定。

作为一种优选的实施例，计时单元3包括：

时钟单元，用于发送预设时钟信号；

计数器，用于接收预设时钟信号，当接收到第一控制信号时，开始记录预设时钟信号的周期数，当接收到第二控制信号时，停止记录预设时钟信号的周期数，以便根据记录的周期数和预设时钟信号的周期得到第一电源状态信号和第二电源状态信号之间的时延。

具体的，当第一电源状态信号进入上电状态时，控制单元输出第一控制信号，使计数器的使能端en＝1，计数器开始记录时钟单元发出的时钟信号的周期数，当第二电源状态信号进入上电状态时，控制单元输出第二控制信号，使计数器的使能端en＝0，停止记录时钟信号的周期数，以便于将记录的周期数与预设的时钟信号的周期相乘得到时延结果。采用计数器以及时钟单元作为计时单元3，具有结构简单，测量准确的优点。

当然，除了采用计数器以及时钟单元作为计时单元3外，还可以采用其他的元件来作为计时单元3，本发明在此不做限定。

具体的，考虑到cpld以及fpga内部并没有计时器件，本申请实施例采用的计数器以及时钟单元作为计时单元3的方式可以用于例如cpld或fpga。

作为一种优选的实施例，时钟单元为pll(phaselockedloop，锁相回路)。

需要说明的是，pll具有良好的窄带载波跟踪性能以及良好的宽带调制跟踪性能，此外，其门限性能好且易于集成。

作为一种优选的实施例，时钟单元为振荡器。

具体的，振荡器具有时钟信号输出稳定的优点。

当然，时钟单元除了pll或者振荡器外，还可以为其他类型的时钟器件，本发明在此不做限定。

作为一种优选的实施例，计时单元3为计时器。

具体的，计时器具有计时准确、结构简单的优点。

具体的，考虑到mcu内部具有计时器的设计，本申请实施例采用计时器作为计时单元3的方式可以用于mcu，计时器通过相应程序对时钟信号的周期数进行记录，然后将记录的周期数与预设的时钟信号的周期相乘便可得到时延结果。

作为一种优选的实施例，当电源状态信号为多个时，控制器还包括：

第一多路选择器，用于根据选择指令从输入单元输出的多个电源状态信号中选择第一电源状态信号并输出至控制单元2；

第二多路选择器，用于根据选择指令从输入单元输出的多个电源状态信号中选择第二电源状态信号并输出至控制单元2。

具体的，当有多个电源状态信号时，可以根据不同需求发送相应的选择指令对多个电源状态信号进行选择并进行时延的测量，具有极大的灵活性，加快了测量进程。

需要说明的是，选择指令可以为用户根据需要通过程序发送的选择指令，选择指令也可以为通过控制器等设备预先设定的选择指令，本发明在此不做限定。

作为一种优选的实施例，控制单元2包括：

非门21，用于将反相后的第二电源状态信号输出至与门22；

与门22，用于根据第一电源状态信号和反相后的第二电源状态信号输出相应的控制信号，其中，当第一电源状态信号进入上电状态时，生成第一控制信号并发送至计时单元3，当第二电源状态信号进入上电状态时，生成第二控制信号并发送至计时单元3。

为了更具体的对本申请实施例进行说明，请参考图2和图3，图2为本发明提供的一种基于cpld或fpga的控制器的结构示意图，图3为本发明提供的一种基于mcu的控制器的结构示意图，两者都利用控制器已有的输入单元1提供电源状态信号的输入，第一多路选择器5以及第二多路选择器6根据选择指令进行第一电源状态信号以及第二电源状态信号的选择之后，由非门21和与门2组成的控制单元2对第一电源状态信号以及第二电源状态信号进行处理，生成相应的控制信号并控制计时单元3记录预设时钟信号的周期数，以便通过记录的周期数以及预设时钟信号的周期得到电源状态信号间的时延，最后，通讯单元4将得到的时延发送给外部显示设备，以便于工作人员的观察和分析，其中，两者的不同之处在于计时单元3，基于cpld或fpga的控制器的计时单元3采用了计数器32以及pll的组合，而基于mcu的控制器的计时单元3为计时器，其中，计时器通过软件程序对时钟信号的周期数进行记录，然后将记录的周期数与预设的时钟信号的周期相乘得到电源状态信号间的时延。

具体的，本申请实施例采用非门21和与门22结合的方式作为控制单元2，具有结构简单，控制准确的特点，控制过程具体为：

当第一电源状态信号以及第二电源状态信号都没有进入上电状态时，两者皆为低电位，由于非门21对第二电源状态信号进行了反相处理，则第一电源状态信号为低电位，经过反相处理的第二电源状态信号为高电位，由于两者中存在低电位，此时与门22的输出为低电位，计时单元的使能端en＝0，计时单元3不工作，当第一电源状态信号进入上电状态时，第一电源状态信号以及经过反相处理的第二电源状态信号皆为高电位，此时与门22的输出为高电位，计时单元的使能端en＝1，控制计时单元3开始记录预设时钟信号的周期数，当第二电源状态信号进入上电状态时，经过反相处理的第二电源状态信号变为低电位，则与门22的输出为低电位，计时单元的使能端en＝0，计时单元3停止记录预设时钟信号的周期数。

当然，控制单元2除了本申请实时例中的非门21和与门22的组合外，还可以为其他形式的控制单元2，本发明在此不做限定。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。