本发明涉及一种数据同步传输方法，特别是一种双带宽线性调频脉冲信号基带数据同步传输方法。
背景技术：
雷达设备常使用直接波形存储直读方式结合正交调制技术产生线性调频脉冲信号，直接波形存储直读技术由fpga芯片实现，这就要求在时钟的控制下，完成双带宽线性调频脉冲信号基带数据的同步传输。常用的数据同步传输方法为：根据两种带宽中相对大的带宽确定时钟频率，工程上，一般选取带宽的5倍作为时钟频率；根据所确定的时钟频率和线性调频脉冲信号数学模型产生双带宽线性调频脉冲信号基带数据；将双带宽线性调频脉冲信号基带数据在ram中分别进行存储；在时钟作用下，产生ram地址，并根据ram地址读取相应ram中的数据，完成同步传输。由于两种带宽线性调频脉冲信号基带数据使用相同的时钟完成同步传输，而未使用时钟动态切换技术，致使存储双带宽线性调频脉冲信号基带数据时，占用ram资源较多。
技术实现要素：
本发明的目的在于提供一种双带宽线性调频脉冲信号基带数据同步传输方法，解决常用的数据同步传输方法占用ram资源较多的问题。
一种双带宽线性调频脉冲信号基带数据同步传输方法，其具体步骤为：
第一步搭建双带宽线性调频脉冲信号基带数据同步传输系统
双带宽线性调频脉冲信号基带数据同步传输系统，包括：基带数据产生模块、基带数据存储模块和基带数据同步传输模块。
基带数据产生模块的功能为：产生双带宽线性调频脉冲信号基带数据；
基带数据存储模块的功能为：使用四块ram对双带宽线性调频脉冲信号基带数据进行存储；
基带数据同步传输模块的功能为：在动态切换的时钟控制下，完成基带数据同步传输。第二步基带数据产生模块产生双带宽线性调频脉冲信号基带数据
基带数据产生模块建立线性调频脉冲信号的数学模型：
将b＝b1、fs＝f1和b＝b2、fs＝f2分别带入线性调频脉冲信号的数学模型，得到双带宽线性调频脉冲信号基带数据x1(n)和x2(n)，其中b1为双带宽中的带宽1，b2为双带宽中的带宽2，f1为时钟频率1，f2为时钟频率2，b1、b2、f1和f2均为已知量。
第三步基带数据存储模块使用四块ram对双带宽线性调频脉冲信号基带数据进行存储
基带数据存储模块采用四块ram：ram1、ram2、ram3和ram4，每块ram的地址宽度为mbit；将real{x1(n)}存储在ram1中，imag{x1(n)}存储在ram2中；将real{x2(n)}存储在ram3中，imag{x2(n)}存储在ram4中，其中real{·}表示复数取实部运算，imag{·}表示复数取虚部运算。
第四步基带数据同步传输模块在动态切换的时钟控制下，完成基带数据同步传输
基带数据同步传输模块根据双带宽控制字k，在动态切换的时钟fc控制下，完成基带数据同步传输，即当k＝0时，表示带宽为b1的线性调频脉冲信号基带数据将进行同步传输，此时切换时钟fc＝f1，在时钟f1的控制下，生成一个mbit的计数器，并开始计数，将计数器的值作为ram地址，根据ram地址同时读取ram1和ram2中相应的数据；当k＝1时，表示带宽为b2的线性调频脉冲信号基带数据将进行同步传输，此时切换时钟fc＝f2，在时钟f2的控制下，生成一个mbit的计数器，并开始计数，将计数器的值作为ram地址，根据ram地址同时读取ram3和ram4中相应的数据。
更优的，其中第四步中时钟fc的动态切换采用全局时钟选择缓冲实现，全局时钟选择缓冲为fpga内部集成的硬核。
一种双带宽线性调频脉冲信号基带数据同步传输系统，包括：基带数据产生模块、基带数据存储模块和基带数据同步传输模块。基带数据产生模块、基带数据存储模块和基带数据同步传输模块顺次连接。
更优的，其中基带数据产生模块、基带数据存储模块和基带数据同步传输模块均在fpga芯片中运行。
其中基带数据产生模块产生双带宽线性调频脉冲信号基带数据；基带数据存储模块使用四块ram对双带宽线性调频脉冲信号基带数据进行存储；基带数据同步传输模块在动态切换的时钟控制下，完成基带数据同步传输。
本发明方法解决了常用的数据同步传输方法占用ram资源较多地问题，经过各种试验验证，认为此种方法有效、可行。目前本方法已在雷达设备试验样机中得到验证，试验结果表明：在实现双带宽线性调频脉冲信号基带数据的同步传输的同时，使fpga中ram资源的使用率降低，满足系统要求。
具体实施方式
实施例1
一种双带宽线性调频脉冲信号基带数据同步传输方法，其具体步骤为：
第一步搭建双带宽线性调频脉冲信号基带数据同步传输系统
双带宽线性调频脉冲信号基带数据同步传输系统，包括：基带数据产生模块、基带数据存储模块和基带数据同步传输模块。
基带数据产生模块的功能为：产生双带宽线性调频脉冲信号基带数据；
基带数据存储模块的功能为：使用四块ram对双带宽线性调频脉冲信号基带数据进行存储；
基带数据同步传输模块的功能为：在动态切换的时钟控制下，完成基带数据同步传输。第二步基带数据产生模块产生双带宽线性调频脉冲信号基带数据
基带数据产生模块建立线性调频脉冲信号的数学模型：
将b＝b1、fs＝f1和b＝b2、fs＝f2分别带入线性调频脉冲信号的数学模型，得到双带宽线性调频脉冲信号基带数据x1(n)和x2(n)，其中b1为双带宽中的带宽1，b2为双带宽中的带宽2，f1为时钟频率1，f2为时钟频率2，b1、b2、f1和f2均为已知量。
第三步基带数据存储模块使用四块ram对双带宽线性调频脉冲信号基带数据进行存储
基带数据存储模块采用四块ram：ram1、ram2、ram3和ram4，每块ram的地址宽度为mbit；将real{x1(n)}存储在ram1中，imag{x1(n)}存储在ram2中；将real{x2(n)}存储在ram3中，imag{x2(n)}存储在ram4中，其中real{·}表示复数取实部运算，imag{·}表示复数取虚部运算。
第四步基带数据同步传输模块在动态切换的时钟控制下，完成基带数据同步传输
基带数据同步传输模块根据双带宽控制字k，在动态切换的时钟fc控制下，完成基带数据同步传输，即当k＝0时，表示带宽为b1的线性调频脉冲信号基带数据将进行同步传输，此时切换时钟fc＝f1，在时钟f1的控制下，生成一个mbit的计数器，并开始计数，将计数器的值作为ram地址，根据ram地址同时读取ram1和ram2中相应的数据；当k＝1时，表示带宽为b2的线性调频脉冲信号基带数据将进行同步传输，此时切换时钟fc＝f2，在时钟f2的控制下，生成一个mbit的计数器，并开始计数，将计数器的值作为ram地址，根据ram地址同时读取ram3和ram4中相应的数据。其中时钟fc的动态切换采用全局时钟选择缓冲实现，全局时钟选择缓冲为fpga内部集成的硬核。
实施例2
一种双带宽线性调频脉冲信号基带数据同步传输系统，包括：基带数据产生模块、基带数据存储模块和基带数据同步传输模块。基带数据产生模块、基带数据存储模块和基带数据同步传输模块顺次连接。其中基带数据产生模块、基带数据存储模块和基带数据同步传输模块均在fpga芯片中运行。
其中基带数据产生模块产生双带宽线性调频脉冲信号基带数据；基带数据存储模块使用四块ram对双带宽线性调频脉冲信号基带数据进行存储；基带数据同步传输模块在动态切换的时钟控制下，完成基带数据同步传输。