用于高精度无线导波雷达的精密ADC采样时钟的制作方法

下面描述的实施例涉及在过程控制工业中用于测量材料物位的变送器。更具体地，所述实施例涉及能够检测分开小距离的材料界面的物位变送器。

背景技术：

在过程控制工业中使用物位变送器来提供对材料边界的物位或高度加以表示的值。这种材料边界的示例包括液体/气体边界、半液体/气体边界、液体/半液体边界和液体/液体边界。为了确定这些边界的高度，使用物位变送器中的收发器将入射电磁信号从边界上方某处的位置向边界导引。收发器然后检测当入射电磁信号的一部分从边界反射时产生的反射电磁信号。入射信号的发出和反射信号的接收之间的时间然后用来确定物位变送器的收发器和材料边界之间的距离。

一类物位变送器是基于时域反射(tdr)的物位变送器。在tdr中，将低功率纳秒脉冲沿浸入到过程介质中的探针引导。当脉冲到达其正在测量的材料的表面时，一部分能量被反射回变送器，并且将产生的脉冲和反射的脉冲之间的时间差转换为对材料的边界/表面的物位加以表示的距离。

技术实现要素：

物位变送器包括模数转换器时钟信号发生器，所述模数转换器时钟信号发生器接收发射机时钟信号，所述发射机时钟信号用于确定何时向材料边界发射入射信号。所述模数转换器时钟信号发生器使用接收的发射机时钟信号来生成模数转换器时钟信号。模数转换器基于所述模数转换器时钟信号对模拟波形进行采样，并为所述模拟波形的每个采样生成数字值。分析模块分析所述数字值以确定相距材料边界的距离。

根据另一个实施例，一种方法包括：在开始时间处启动，将一系列入射信号导引至材料，并生成第二信号，所述第二信号指定用于将对来自所述材料的反射信号加以表示的模拟波形转换为数字值的时间。

生成所述第二信号，使得用于转换的时间发生在所述开始时间之后的一段时间内，且所述一段时间与中断处理的变化无关。

一种物位变送器包括：入射信号发生器，所述入射信号发生器向材料发射入射信号，以及专用模数转换器时钟发生器，所述专用模数转换器时钟发生器生成模数转换器时钟信号。

接收机接收来自所述材料的反射信号并根据所述反射信号生成模拟信号。模数转换器接收所述模数转换器时钟信号，并基于所述模数转换器时钟信号生成模拟信号的数字采样。

附图说明

图1是根据一个实施例的过程控制系统的示意图。

图2是现有技术物位变送器的框图。

图3是图2的现有技术物位变送器中的信号的时序图。

图4是示出图2的现有技术物位变送器中的反射信号的采样图。

图5是根据一个实施例的物位变送器的框图。

图6是根据一个实施例的模数转换器时钟发生器的电路图。

图7是图6的模数转换器时钟发生器中的信号的时序图。

具体实施方式

图1提供了了过程控制系统100的示意图，所述过程控制系统100包括无线物位变送器102，所述无线物位变送器安装在材料罐上并且向无线接收器106无线地提供一个或多个过程变量，所述无线接收器将所述过程变量传送到控制室108中的一个或多个计算设备。在系统100中，物位变送器102是时域反射式物位变送器，其包括穿过气体区域112以及一个或多个液体和/或半液体材料层(诸如材料层114和116)在罐104中延伸的探针110。物位变送器102中的收发器沿朝向罐104中的材料的方向120产生入射或参考脉冲118。在每个材料边界层，诸如边界层122和边界层124，入射脉冲的一部分反射回物位变送器102中的收发器。例如，在边界122处，产生反射脉冲126并沿方向128行进回物位变送器102，而在边界124处，产生也沿方向128向物位变送器102行进的反射脉冲130。

参考脉冲118到达边界并部分反射回收发器所花费的时间量可以用来计算从收发器到边界层的距离。距离测量的精度因此取决于定时测量的精度。具体地，测量反射脉冲何时到达收发器相对于入射脉冲何时离开收发器时的不一致性限制了物位变送器所能实现的精度。

图2提供了现有技术的物位变送器200的框图。物位变送器200包括产生发射机时钟信号206的发射机时钟发生器202和产生接收机时钟信号208的接收机时钟发生器204。根据一些实施例，接收机时钟发生器204形成接收机时钟信号208，使得接收机时钟信号208相对于发射机时钟信号206扫过多个相位延迟。当发射机时钟信号206和接收机时钟信号208同相时，同步电路226使start信号进行转变。将start信号224提供给脉冲驱动器(也称为入射信号发生器)210和采样器220，使得当start信号224转变时，脉冲驱动器210开始在探针110上发出一系列与发射机时钟信号206同相的脉冲，并且采样器220开始形成来自于探针110的反射信号的时间等效信号222。

具体地，脉冲驱动器210在发射机时钟信号206的每个周期内产生快速上升脉冲。每个脉冲导引至探针110并沿探针110向下行进，并且被一个或多个材料边界部分地反射。采样器220接收反射的信号，并且使用接收机时钟信号208和内部采样保持电路来对反射信号相对于入射脉冲信号的不同的相位进行采样。通过在不同相位对不同的反射信号进行采样，采样器220能够构建等效时间模拟信号222，所述等效时间模拟信号222是沿比反射信号更大的时间尺度上对反射信号的重构。通过形成这种等效时间波形，模数转换器的采样速率可以比发射机时钟信号慢得多。由于物位变送器的精度部分地基于发送机时钟信号的频率，更高的频率导致更高的精度，因此采样器220允许物位变送器中具有更高的精度的同时仍允许以合理的模数转换器的合理采样速率进行反射波的模数转换。

还将start信号224提供给复位电路228，所述复位电路228在start信号224转变之后对发射机时钟信号206的转变进行计数，并且在发射机时钟信号206的所需个数的周期之后转变reset信号230。将reset信号230提供给脉冲驱动器210，使得reset信号230的转换使脉冲驱动器210停止发出脉冲。还将reset信号230提供给采样器220和同步电路226，使当reset信号230转变时采样器220停止采样，并使start信号224重置。

根据现有技术，包括模数转换器234、中央处理单元(cpu)236和微控制单元时钟238在内的微控制单元(mcu)232从采样器220接收时间等效信号222，并使用时间等效信号222来产生相距一个或多个材料边界的距离240。具体地，模数转换器234在由模数转换器(adc)时钟信号244确定的时间点处对时间等效信号222进行采样，以产生一系列数字值。将这一系列数字值提供给由cpu236实现的分析固件239。分析固件239识别所述一系列数字值中的峰值，并确定当发送入射脉冲时和反射信号中出现每个峰值时之间的时间长度。分析固件239然后使用这些时间计算相距一个或多个材料边界的距离240。

根据现有技术，adc时钟信号244由adc时钟发生器246产生，所述adc时钟发生器是由cpu236执行的固件。adc时钟发生器246在接收start信号224之后开始adc时钟信号244，并且在接收reset信号230后停止adc时钟信号244adc时钟信号244的转变通常与mcu时钟238同相。

微控制单元232在相应的i/0端口上接收reset信号230和start信号224，所述微控制单元232监测变化。当这些信号中任何信号变化时，向cpu236发出中断，使cpu236暂停其当前动作，保存其状态，并且开始执行adc时钟发生器固件246来处理新信号值。因为cpu从它正在执行的代码切换到adc时钟发生器246需要时间，所以当start信号224转变时和当adc时钟信号244开始时之间存在延迟或等待时间。此外，因为在中断处理中基于微控制器单元232正在接收的其他信号和cpu236正在处理的其他固件可能发生的变化，这种延迟是可变的。此外，这种延迟可以由于dma与cpu总线优先级而变化。

图3示出了现有技术的物位变送器200的时序图，示出了adc时钟信号的变化。如图3所示，start信号224在时间t0转变。理想的模数转换器时钟信号300会在时刻t0与start信号224同时开始。理想的模数转换器时钟信号300于是会在308处具有理想的采样时间ts。

由于微控制单元232内的中断处理中的变化，adc时钟信号244不是理想的，而是可能产生如示例adc时钟信号302和304所示的不一致的时钟信号。adc时钟信号302示出为在start时间t0后在时间t1处开始，并且adc时钟信号304示出为在start时间t0后的较晚时间t2处开始。由于开始adc时钟信号302的延迟，时钟信号302中的采样时间306相对于理想的采样时间ts延迟了时间310。对于时钟信号304，采样时间306在采样时间ts之后延迟了时间314。因此，在start信号224转变之后开始adc时钟信号的变化导致何时由时间等效信号222形成数字采样的变化。开始adc时钟信号的变化量是不可预知的，结果就是降低物位变送器所能实现的精度。

这种精度上的损失可以从图4的曲线图中看出，其示出了相对于开始信号224的转变的时间等效信号222，t0。如放大了的区域400所示，将脉冲402的底部识别为在采样时间308处的一段时间量404之后发生，而确定为发生在采样时间306的时间406和在采样时间312的时间408。由于针对较晚的采样点所的增加的时间直接对应于相距材料边界的更远距离的计算，因此现有技术中发现的adc时钟信号244的开始的变化可以导致所测量的距离的变化。

除由开始adc时钟信号的变化所导致的采样时间的变化外，现有技术还由于mcu时钟信号238和发射机时钟信号206之间的相位抖动而引起采样时间的变化。如图3所示，理想的采样时间ts与发射机时钟信号206的转变对齐。然而，采样时间306和312没有与发射机时钟信号206的转变对齐。由于mcu时钟238和发射机时钟信号206之间的相位关系是不可预知的，因此得到的时间变化以及相关联的距离变化不能预知，并且可以导致距离计算中的精度损失。

图5提供了根据一个实施例的物位变送器500的示例。在物位变送器500中，发射机时钟发生器202、接收机时钟发生器204、同步电路226、复位电路228、脉冲驱动器210和采样器220以与上述用于物位变送器200相同的方式操作。

在物位变送器500中，代替使用微控制器单元232的cpu236中的固件来产生adc时钟信号，物位变送器500使用了专用硬件adc时钟发生器502来产生adc时钟信号504，将所述时钟信号反馈到微控制器单元532中的模数转换器(adc)534的时钟输入端506。adc534接收时间等效信号222和采样时间等效信号222，以基于adc时钟信号504的转变来产生数字值。将这些数字采样提供给由微控制单元532中的中央处理单元536执行的分析固件537。分析固件537使用数字采样来识别时间等效信号222中的反射脉冲和这些脉冲的期望的时序以确定一个或多个材料边界的距离540。然后将距离540提供给通信接口242以用于传输到控制室中的设备或其他处理设备，例如其他过程变送器。

图6提供了的adc时钟发生器502的一个实施例的电路图。adc时钟发生器502包括具有时钟输入端602、复位输入端604和计数输出端606的二进制计数器600。计数输出端606中的每一个表示多比特数字值中的单独比特。因此，输出端606的不同组合表示不同的计数。

时钟输入端602接收“与”门608的输出，所述“与”门接收发射机时钟信号206和start信号224。在发射机时钟206与接收机时钟208同相(start信号224转变为高)之前，发射机时钟信号206是连续信号，而start信号224在一段时间为低。因此，在start信号224转变之前，计数器600的时钟输入端602接收稳态低值，使得计数器600不增加其计数。一旦start信号224转变为高，将延迟的发射机时钟信号206施加到时钟输入端602，其中所述延迟是由于“与”门608中所存在的小延迟引起的。在稳定状态温度下，“与”门608中的延迟随着时间的推移一致。因此，在start信号224转变为高之后，计数器600的时钟输入端602跟踪发射机时钟信号206。

将来自计数器600的两个输出端引脚610和620通过相应的电阻器施加到第二“与”门614的输入端，所述第二“与”门具有对adc时钟信号504加以表示的输出端。因此，adc时钟信号504将为低，直到二进制计数器600达到使输出端引脚610和620均转变为高时的计数为止，此时adc时钟信号504将转变为高。因为二进制计数器600在时钟输入端602处接收延迟的发射机时钟信号206，所以adc时钟信号504从低到高的转变是由发射机时钟信号206中的转变引起的。具体地，是发射机时钟信号206中的转变导致了二进制计数器600增加其计数，进而导致输出端引脚610从低到高转变，引起adc时钟信号504从低到高转变。

adc时钟信号504在保持时间内将维持为高。在图6的实施例中，这种保持时间由输出端引脚616和输入到“与”门618的adc时钟信号504控制。当二进制计数器600达到使输出端引脚616和adc时钟信号504为高的计数时，“与”门618的输出端620从低到高转变。在图6的示例中，在adc时钟信号504转变为高之后发生两次计数。将“与”门618的输出端620提供给“或”门622，所述“或”门622的输出端连接到计数器600的复位输入端604。因此，当计数器使输出端引脚610、612和616为高时，“或”门622的输出端和计数器600的复位输入端604转变为高，使二进制计数器600复位。这种复位导致计数器600的所有输出端引脚转变为低，进而使得adc时钟信号504转变为低。因此，当计数器600达到第计数时adc时钟信号504沿第一方向转变，并在计数器600达到第二计数时沿第二方向转变。

当二进制计数器600复位时，输出端引脚616和610均转变为低，使得复位输入端604转变为低，进而允许二进制计数器600再次开始计数。这种过程持续一段时间，导致adc时钟信号504中的短脉冲序列。具体地，产生adc时钟信号504中的脉冲，直到复位电路228将reset信号230转变为低为止。

采样的频率可以通过选择计数器输出端引脚的各种组合来控制，以触发adc时钟信号504中的转变。在一些实施例中，对于1，843，200hz的发射机时钟频率，可以使用计数器来提供48.5khz、51.2khz、36.9khz、35.4khz、24.9khz或24.3khz的采样频率。

“或”门622接收由反相器624形成的reset信号230的反相版本。因此，当reset信号230转变为低时，“或”门622的输入转变为高，使得二进制计数器600的复位输入端604转变为高，而不管二进制计数器600输出的计数如何。这导致二进制计数器600复位。同时，reset信号230使得同步电路226将start信号224转变为低，使得二进制计数器600停止计数。因此，当reset信号230转变为低时，adc时钟信号504转变为低并且保持为低，直到发射机时钟信号206和接收机时钟信号208再次同相为止，此时start信号224再次转变为高，使二进制计数器600再次开始计数。

当图5的adc534对adc时钟信号504从低转变到高的转变进行采样时，在adc时钟信号504的每个时钟周期的末端获得数字采样。本领域技术人员将认识的是，可以通过将adc时钟信号504施加到附加的电路元件来在adc时钟信号的开始处可替代地进行数字采样，所述附加的电路元件包括“或”门630和反相器632与反相器634，其产生可以施加到adc534代替adc时钟信号504的可替代的adc时钟信号636。反相器632接收start信号224，其反相后向“或”门630提供输入。“或”门630的其他输入端接收adc时钟信号504。将“或”门630的输出输入到反相器634，所述反相器在其输出端产生可替代的adc时钟信号636。只要start信号224转变为高，可替代的adc时钟信号636就转变为高，并且在每一次计数器600的计数达到输出端引脚610和612均为高的值时短暂地转变为低。

使用adc时钟发生器的几个因素导致一致性提高。首先，因为adc时钟发生器502是专用硬件，因此它不会受到由于与共享硬件(诸如在微控制器单元232中发现的)相关联的中断处理和总线连接中的变化而引起的不一致延迟的影响。此外，因为发射机时钟206的延迟版本用作计数器600的时钟信号，因此在发射机时钟206转变之后以一致的延迟进行转变。此外，由于在发射机时钟206和接收机时钟208同相时start信号224转变，因此start信号224中的转变与发射机时钟206同相。结果就是，计数器600以相对于start信号224中的转变一致的相位开始计数。这为adc时钟504产生了一致的转变时间，并因此产生了相对于adc534的start信号224一致的采样时间。

图7示出了针对adc时钟发生器502中的各种信号和值的时序图。具体地，图7给出了发射机时钟206、adc时钟信号(adcclock)504、可替代的adc时钟信号(alt.adcclock)636、开始信号(start)224、复位信号(reset)230、输出计数器引脚(lowercounterpin)616和输出计数606的曲线图。如图7所示，当start信号224在点700处从低转变为高时，如由adc时钟信号636所指示的，adc时钟采样时段开始。当输出计数606在点702处达到输出端引脚610和612均为高的计数时，adc时钟信号504从低转变为高并在计数器引脚616的一个周期内保持为高。adc时钟信号504然后在点704处转变为低。注意，adc时钟信号504中从低到高的转变与发射机时钟206中从低到高的转变对齐。

虽然已经参照优选实施例对本发明进行了描述，但是本领域技术人员将会认识到的是，在不脱离本发明的精神和范围的情况下，可以实现形式和细节上的修改。