一种样品去层次方法与流程

文档序号:16986478发布日期:2019-03-02 00:39阅读:372来源:国知局
一种样品去层次方法与流程

本发明涉及半导体检测技术领域,尤其涉及一种样品去层次方法。



背景技术:

在对半导体芯片进行测试分析时,通过需要对存在问题的半导体芯片进行失效分析。

在对半导体进行失效分析时,需要对半导体芯片的包含失效定位点的目标区域进行逐渐去层次,直至半导体衬底,以观察失效现象,并分析失效原因。理想的去层次方法为,半导体芯片的各部分可以被均匀地研磨,使目标区域和半导体芯片上的其他区域能够处于同一层,并且在金属层全部去除后,使用化学试剂对半导体芯片进行处理,以显露半导体衬底,避免化学试剂与金属层反应后的产物对半导体衬底造成损伤和污染,更好地观察失效定位点以及分析失效原因。

但是现有的去层次方法无法获得以上的理想效果,在对半导体芯片进行去层次时,由于无法进行均匀地研磨,导致包含失效定位点的目标区域与半导体芯片上的其他区域存在一定的梯度,即目标区域和其他区域不处于同一层。尤其是当目标区域位于半导体芯片边缘时,半导体芯片边缘区域的研磨速度较半导体中心区域的研磨速度快,导致半导体芯片边缘区域研磨到层间介质层(interlayerdielectric,ild)时,半导体芯片中心区域仍只研磨到金属层(metal),在后续进行化学试剂处理时,化学试剂和金属层中的金属进行反应后,其反应物会对半导体衬底造成损伤和污染,进而影响失效观察以及分析。如图1所示,图1是使用现有的去层次方法对半导体芯片进行处理后,使用扫描电子显微镜(scanningelectronmicroscope,sem)拍摄的图像,从图1中可以看出,半导体芯片的半导体衬底上出现大量的损伤和污染,导致无法进行失效观察。

因此,亟需一种新的样品去层次方法,解决半导体衬底被损伤及污染导致的无法进行失效观察及分析的问题。



技术实现要素:

本发明的目的是针对现有技术中的不足,提供一种样品去层次方法。

为实现上述目的,本发明采取的技术方案是:

一种样品去层次方法,用于半导体芯片的失效分析,所述半导体芯片包括半导体衬底、栅极、层间介质层、至少一层金属层和金属间介质层,所述栅极设置在所述半导体衬底的上表面,所述层间介质层设置在所述栅极的上表面,所述金属层设置在所述层间介质层的上表面,所述金属间介质层设置在所述金属层之间,包括以下步骤:

步骤s1、所述半导体芯片具有一目标区域,所述目标区域位于所述半导体衬底的上表面;

步骤s2、研磨所述半导体芯片,并停止于位于所述层间介质层上表面的所述金属层;

步骤s3、形成一保护膜层,所述保护膜层覆盖所述目标区域的正上方的所述金属层的上表面;

步骤s4、继续研磨所述半导体芯片,去除位于所述保护膜层下方的所述金属层之外的所述金属层;

步骤s5、去除所述保护膜层,露出所述保护膜层下方的所述金属层;

步骤s6、继续研磨所述半导体芯片,去除所述金属层;

步骤s7、去除所述半导体衬底上表面的其余物质,露出所述半导体衬底。

优选地,在所述步骤s3中,所述保护膜层的形成方法为:使用聚焦离子束在所述目标区域的正上方的所述金属层的上表面镀一层所述保护膜层。

优选地,所述保护膜层的厚度为0.5~1μm。

优选地,所述保护膜层的面积大于所述目标区域的面积。

优选地,所述保护膜层的免于与所述目标区域的面积的比值至少为3。

优选地,所述保护膜层的面积与所述目标区域的面积的比值为3~5。

优选地,在所述步骤s5中,去除所述保护膜层的方法为聚焦离子束方法、等离子方法。

优选地,在所述步骤s7中,使用化学试剂去除所述半导体衬底上表面的其余物质。

还提供一种半导体芯片分析方法,采用上述任一所述的样品去层次方法对半导体芯片进行处理。

本发明采用以上技术方案,与现有技术相比,具有如下技术效果:

本发明的一种样品去层次方法,在半导体芯片的包含失效定位点的目标区域的上方设置一层保护膜层,使保护膜层覆盖目标区域上方的金属层,保护该金属层在初次研磨时不被去除,使得后续去除该金属层后,半导体芯片能够处于一个较为平坦的状态,避免出现部分金属层不被去除的情况;避免出现化学试剂与金属层反应,保障半导体衬底不被损伤以及污染,使半导体衬底呈现一个干净的状态;有效提高失效分析的准确性,提高工作效率。

附图说明

图1是对一半导体器件使用现有的样品去层次方法后的sem图像。

图2是本发明的一种样品去层次方法的一个示意性实施例的流程图。

图3~9是本发明的一种样品去层次方法的一个示意性实施例的结构示意图。

图10是对一半导体器件使用本发明的样品去层次方法后的sem图像。

其中的附图标记为:半导体衬底1;栅极2;层间介质层3;金属层4;金属间介质层5;目标区域6;保护膜层7;浅沟道隔离区8;通孔9。

具体实施方式

下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。

需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明,但不作为本发明的限定。

本发明的一个示意性实施例,如图2所示,一种样品去层次方法,用于对半导体芯片的失效分析,半导体芯片包括半导体衬底、栅极、层间介质层、至少一层金属层、金属间介质层、浅沟道隔离区、通孔,其中浅沟道隔离区位于半导体衬底上,栅极覆盖在半导体衬底的上表面,层间介质层覆盖在浅沟道隔离区和栅极的上表面,至少一层金属层覆盖在层间介质层的上表面,栅极和金属层之间通过通孔连接,金属间介质层设置在金属层之间,用于对金属层进行隔离,包括以下步骤:

步骤s1、半导体芯片具有一目标区域,目标区域包含失效定位点,目标区域位于半导体衬底的上表面,并被栅极覆盖。

步骤s2、对半导体芯片进行研磨,并停止于位于层间介质层上表面的金属层。

步骤s3、形成一保护膜层,该保护膜层覆盖在目标区域的正上方的金属层的上表面。

步骤s4、对半导体芯片继续进行研磨,去除位于保护膜层下方的金属层之外的金属层(即去除未被保护膜层覆盖的金属层)。

步骤s5、去除保护膜层,露出保护膜层下方的金属层。

步骤s6、对半导体芯片继续进行研磨,去除金属层。

步骤s7、对半导体芯片进行处理,去除半导体衬底上的其余物质,露出半导体衬底和位于半导体衬底上的目标区域。

进一步地,对于步骤s2,当半导体芯片包括一层金属层时,在研磨至该金属层的上表面时,停止研磨;当半导体芯片包括多层金属层时,从上至下进行研磨时,在研磨至最下层的金属层的上表面时,停止研磨。

进一步地,对于步骤s3,形成保护膜层的方法为使用聚焦离子束(focusedionbeam,fib)在目标区域的正上方的金属层的上表面镀一层保护膜层。

对于保护膜层,其厚度不应太厚,其厚度在0.5~1μm范围内为最佳。

为了确保保护膜层能够覆盖足够的区域,保护膜层的面积要大于目标区域的面积,且保护膜层的面积与目标区域的面积的比值至少为3,优选的,保护膜层的面积与目标区域的面积的比值为3~5。

进一步地,对于步骤s5,去除保护膜层的方法包括但不限于聚焦离子束方法、等离子方法,使用这些方法,能够仅除去保护膜层,且不会影响其他半导体芯片上的物质。

进一步地,对于步骤s7,使用化学试剂去除半导体衬底上的其余物质,包括层间介质层、通孔、栅极和浅沟道隔离区,从而只剩下半导体衬底以及位于半导体衬底上的目标区域。

在进行步骤s7时,由于半导体芯片上无金属层存在,不会出现化学试剂与金属层中的金属(如铜)进行反应,即不会有反应物对半导体衬底造成损伤及污染。

在本实施例中,使用的化学试剂包括但不限于发烟硝酸、氢氟酸。

进一步地,对于步骤s2、步骤s4和步骤s6,对半导体芯片进行研磨所使用的研磨方法包括但不限于机械研磨、手动研磨。

如图3~9所示,本发明的一种样品去层次方法的一个示意性实施例的结构过程如下:

如图3所示,步骤s1、半导体芯片包括半导体衬底1(硅衬底)、栅极2、层间介质层3、至少一层金属层4、金属间介质层5、目标区域6、浅沟道隔离区8、通孔9,其中,浅沟道隔离区8位于半导体衬底1上,栅极2覆盖在半导体衬底1的上表面,层间介质层3覆盖在浅沟道隔离区8和栅极2的上表面,至少一层金属层4覆盖在层间介质层3的上表面,栅极2和金属层4之间通过通孔9连接,金属间介质层5设置在金属层4之间,用于对金属层4进行隔离,目标区域6包含失效定位点,目标区域6位于半导体衬底1的上表面,并被栅极2覆盖。

如图4所示,步骤s2、对半导体芯片进行研磨,并停止于位于层间介质层3上表面的金属层4。

如图5所示,步骤s3、使用聚焦离子束(focusedionbeam,fib)在目标区域6的正上方的金属层4的上表面镀一层厚度为0.5~1μm的保护膜层7,且保护膜层7的面积与目标区域6的面积比值为3~5。

如图6所示,步骤s4、对半导体芯片继续进行研磨,去除未被保护膜层7覆盖的金属层4。

如图7所示,步骤s5、使用聚焦离子束或等离子去除保护膜层7,以露出剩余的金属层4。

如图8所示,步骤s6、对半导体芯片继续进行研磨,去除剩余的金属层4,以露出目标区域6上方的层间介质层3。

如图9所示,步骤s7、使用化学试剂去除半导体衬底1上的栅极2、层间介质层3、浅沟道隔离区8和通孔9,以露出半导体衬底1和位于半导体衬底1上的目标区域6。

对一采用本发明的样品去层次方法处理后的半导体芯片进行扫描电子显微镜观察,并获得其sem图像,如图10所示,半导体衬底的表面无损伤且无污染,且目标区域的失效定位点清晰可见。将图10与图1相比,可知,本发明的样品去层次方法能够避免出现半导体衬底被损伤及污染问题,有效提高失效分析的准确性。

以上所述仅为本发明较佳的实施例,并非因此限制本发明的实施方式及保护范围,对于本领域技术人员而言,应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案,均应当包含在本发明的保护范围内。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1