一种高速AD/DA混合芯片的故障测试装置及方法与流程

本发明属于集成电路故障测试技术领域，更为具体地讲，涉及一种高速ad/da混合芯片的故障测试装置及方法。

背景技术：

1986-1988年，以欧洲和北美会员为主的联合测试行动组织(jointtestactiongroup，jtag)为解决vlsi(verylargescaleintegration)等新型电子器件的测试问题，率先开展了边界扫描测试技术的研究。该组织于1990年形成了用于数字边界扫描测试技术的ieee1149.1标准，并随后不断的对其补充和修改。1999年，ieee组织发布了ieee1149.4边界扫描标准，致力于模拟电路可测试性设计的规范化。但是目前支持ieee1149.4标准的集成电路较少，主要包括ti(texasinstruments,德州仪器)公司的双二选一模拟开关sta400ep和ieee1149.4工作组提供的混合信号边界扫描测试实验芯片klic，对于常用的高速adc、dac、soc(systemonchip，片上系统)等数模混合芯片，鲜有支持ieee1149.4的，因此基于ieee1149.4标准的测试技术尚未有比较成熟的应用，对混合集成电路的边界扫描测试难以进行。

本发明克服了上述应用阻碍，针对数模混合电路中经典的混合芯片ad/da，借助ieee1149.1边界扫描测试技术实现对高速ad/da混合芯片的故障诊断测试。由于基于ieee1149.1标准的测试技术最成熟，应用也最广泛，支持该标准的器件较为丰富，因此本发明所述方案有较高的可操作性和实用性。

技术实现要素：

本发明的目的在于克服现有技术的不足，提供一种高速ad/da混合芯片的故障测试装置，利用数字边界扫描技术，使用支持ieee1149.1标准的器件对ad/da混合芯片进行故障诊断，从而解决了以ad/da混合芯片为主的混合电路的功能失效的故障测试问题。

为实现上述发明目的，本发明为一种高速ad/da混合芯片的故障测试装置，其特征在于，包括：

pc上位机，主要用于产生测试所需要的边界扫描测试向量和操作指令，同时接受被测电路的测试响应向量及电压测试数据，并运用内置算法对所接收数据进行分析处理，得出故障诊断报告；

通过pc上位机界面控制整个装置的运行，再根据装置运行的状态，pc上位机通过串行接口与ad/da一体模块连接通信，并将人工输入的电压测试数据输入至ad/da一体模块，或者接收ad/da一体模块输出的电压测试数据；同时，pc上位机通过usb接口与ieee1149.1控制器通信，将测试向量和测试指令加载至ieee1149.1控制器，或者接收ieee1149.1控制器输出的测试响应向量；pc上位机内置的算法可根据当前测试指令生成相应的预期响应，通过比对预期响应和接收数据可判断故障情况；

ieee1149.1控制器，通过jtag1接口与ad测试模块相连接，通过jtag2接口与da测试模块相连接；ieee1149.1控制器通过tdi加载测试向量，通过tdo回收响应向量，通过tms、tck信号来控制边界扫描芯片中的tap控制器的状态，进而控制边界扫描芯片的测试模式；ieee1149.1控制器还负责将pc上位机传输过来的测试向量和测试指令进行译码，产生不同的jtag信号并加载到被测电路，再等待接收被测电路产生的测试响应向量再转发给pc上位机；

ad测试模块，具有多个i/o口，用于移出被测电路中的adc产生的量化电压值；ad测试模块通过i/o口与被测电路中的adc并行连接，并且均与ieee1149.1控制器的jtag1接口相连；ad测试模块中各器件间通过菊花链的方式连接，即上一个器件的tdo与下一个器件的tdi相连；当被测电路中的adc输出的电压量化数据加载至ad测试模块的i/o口后，ad测试模块根据ieee1149.1控制器发来的测试向量和测试指令将电压量化数据通过tdo串行移出至ieee1149.1控制器；

da测试模块，具有多个i/o口，用于加载量化电压值至被测电路中的dac；da测试模块通过i/o口与被测电路中的dac并行连接，并且均与ieee1149.1控制器的jtag2接口相连，da测试模块中各器件间通过菊花链的方式连接，即上一个器件的tdo与下一个器件的tdi相连；对被测电路中的dac进行测试时，由pc上位机产生的电压数据通过ieee1149.1控制器移入da测试模块的i/o口，进而加载至被测电路中的dac的数据输入端；

ad/da一体模块，其电压输出端与被测电路中的adc并行连接，用于加载模拟电压，其电压输入端与被测电路中的dac并行连接，用于采集模拟电压输出；ad/da一体模块根据pc上位机的要求采集模拟电压，或者将接收的模拟电压发送至pc上位机。

同时，本发明还提供一种利用上述装置进行故障测试的方法，其特征在于，包括以下步骤：

(1)、初始化装置，包括初始化pc上位机界面、ieee1149.1控制器及ad/da一体模块；

(2)、加载被测电路的网表文件及板载边界扫描器件的bsdl文件至pc上位机，产生测试向量和测试指令；

(3)、在pc上位机界面上选择测试类型，并手动输入测试电压；如果选择的测试类为“adc测试”操作，则进入步骤(4)，如果选择的测试类为“dac测试”操作，则进入步骤(5)；

(4)、adc故障测试

(4.1)、ad/da一体模块产生相应的模拟电压提供给被测电路中的adc，ieee1149.1控制器采集由ad测试模块串行移出的被测电路中的adc的输出；

(4.2)、ieee1149.1控制器将采集到的输出数据上传至pc上位机，经过处理后与预期响应作比较，判断故障情况；

(4.3)、pc上位机根据故障情况自动生成故障诊断报告，给测试人员直观的说明，结束本次测试，等待下次测试开始；

(5)、dac故障测试

(5.1)、ieee1149.1控制器将电压转换后的测试向量通过da测试模块加载至被测电路中的dac输入端口，通过ad/da一体模块采集被测电路中的dac的模拟电压输出；

(5.2)、将采集到的模拟输出电压经过处理后与预期响应作比较，判断故障情况；

(5.3)、pc上位机根据故障情况自动生成故障诊断报告，给测试人员直观的说明，结束本次测试，等待下次测试开始。

本发明的发明目的是这样实现的：

本发明一种高速ad/da混合芯片的故障测试装置及方法，用于诊断电路板上的高速adc和dac器件；对于adc的诊断，将给定电压值输入pc上位机，pc上位机通过ad/da一体模块产生模拟电压，并加载至被测电路中的adc，产生出测试指令和测试向量，在通过ieee1149.1控制器作用于ad测试模块，ad测试模块快将采集到的电压量化值串行移出至ieee1149.1控制器，继而ieee1149.1控制器将数据发送给pc上位机，并与预期响应作比较，可以判断adc故障情况；对于dac的诊断，将给定电压值输入pc上位机，pc上位机将电压值转化为测试向量并产生测试指令，经ieee1149.1控制器译码后，测试向量通过tdi移入da测试模块，进而加载至被测电路中的dac，再接收由ad/da一体模块采集到的被测dac输出的模拟电压，与预期响应作比较，可以判断dac故障情况。

附图说明

图1是本发明一种高速ad/da混合芯片的故障测试装置一种具体实施方式架构图；

图2是本发明提供的对ad/da混合芯片的测试流程图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

实施例

为了方便描述，先对具体实施方式中出现的相关专业术语进行说明：

ad/da(analogdigital/digitalanalog)：模数/数模；

pc(personalcomputer)：个人电脑；

ieee(instituteofelectricalandelectronicengineers)：电气与电子工程师协会；

adc(analogtodigitalconverter)：模数转换器；

dac(digitaltoanalogconverter)：数模转换器；

bsdl(boundaryscandescriptionlanguage)：边界扫描描述语言；

usb(universalserialbus)：通用串行总线；

jtag(jointtestactiongroup)：联合测试行动组；

tdi(testdatainput)：测试数据输入；

tdo(testdataoutput)：测试数据输出；

tck(testclock)：测试时钟；

tms(testmodeselect)：测试模式选择；

tap(testaccessport)：测试存取端口；

i/o(input/output)：输入/输出；

ti(texasinstruments)：德州仪器；

图1是本发明一种高速ad/da混合芯片的故障测试装置一种具体实施方式架构图。

在本实施例中，如图1所示，本发明一种高速ad/da混合芯片的故障测试装置，主要包括：pc上位机1、ieee1149.1控制器2、ad测试模块3、da测试模块4、ad/da一体模块5。

pc上位机1，pc作为整个装置的控制中心，主要用于产生测试所需要的边界扫描测试向量和操作指令，同时接受被测电路的测试响应向量及电压测试数据，以及运用内置算法对所接收数据分析处理并完成故障诊断报告；

pc上位机1可通过界面控制整个装置的运行，其界面主要包括adc测试区、dac测试区、故障信息显示区，可手动输入测试数据，导入网表文件、bsdl文件，导出测试报告；pc上位机1通过串行接口与ad/da一体模块5连接通信，并将人工输入的电压测试数据输入至ad/da一体模块5，或者接收ad/da一体模块5输出的电压测试数据；同时，pc上位机1通过usb接口与ieee1149.1控制器2通信，将测试向量和测试指令加载至ieee1149.1控制器2，或者接收ieee1149.1控制器2输出的测试响应向量；pc上位机1内置的算法可根据当前测试指令生成相应的预期响应，通过比对预期响应和接收的测试数据进行对比，可判断出功能失效的故障情况；

ieee1149.1控制器2，在本实施例中，如图1所示，ieee1149.1控制器2采用双jtag接口。由于对adc和dac的测试方法不同，将二者由不同的jtag接口处理可简化电路，提高测试效率。

在本实施例中，通过jtag1接口与ad测试模块3相连接，通过jtag2接口与da测试模块4相连接；ieee1149.1控制器2可通过tdi加载测试向量，通过tdo回收响应向量，通过测试模式选择输入tms、时钟输入tck信号来控制边界扫描芯片中的tap控制器的状态，进而控制边界扫描芯片的测试模式；该控制器主要用于将pc上位机1传输过来的测试向量和测试指令进行译码，产生不同的jtag信号加载到被测电路板，并等待接收被测电路板产生的测试响应向量再转发给pc上位机1；

ad测试模块3，具有多个i/o口，用于移出被测电路中的adc产生的量化电压值；ad测试模块3通过i/o口与被测电路中的adc并行连接，并且均与ieee1149.1控制器2的jtag1接口相连；ad测试模块3中各器件间通过菊花链的方式连接，即上一个器件的测试数据输出tdo与下一个器件的测试数据输入tdi相连；当被测电路中的adc输出的电压量化数据加载至ad测试模块3的i/o口后，ad测试模块3根据ieee1149.1控制器2发来的测试向量和测试指令将电压量化数据通过tdo串行移出至ieee1149.1控制器2；

da测试模块4，具有多个i/o口，用于加载量化电压值至被测电路中的dac；da测试模块4通过i/o口与被测dac并行连接，并且均与ieee1149.1控制器2的jtag2接口相连，da测试模块4中各器件间通过菊花链的方式连接，即上一个器件的tdo与下一个器件的tdi相连；对dac进行测试时，由pc上位机1产生的电压数据通过ieee1149.1控制器2移入da测试模块4的i/o口，进而加载至被测电路中的dac的数据输入端；

在本实施例中，如图1所示，ad测试模块3和da测试模块4均使用的支持ieee1149.1标准的器件为sn74bct8244a芯片。sn74bct8244a芯片为ti公司生产的支持ieee1149.1-1990边界扫描标准的八路缓冲器，其i/o口可迅速捕获adc输出的电压量化值，或迅速加载测试向量至dac，从而高效完成测试。

ad/da一体模块5，其电压输出端与被测电路中的adc并行连接，用于加载模拟电压，其电压输入端与被测电路中的dac并行连接，用于采集模拟电压输出；ad/da一体模块5根据pc上位机1的要求采集模拟电压，或者将接收的模拟电压发送至pc上位机1。

在本实施例中，ad/da一体模块为集成adc、dac、单片机、放大器等器件的小规模功能电路，其中adc与dac采用高速、高精度、高稳定性的器件，尽量减小该模块对测试结果带来的误差。

图2是本发明提供的对ad/da混合芯片的测试流程图。

如图2所示，一种高速ad/da混合芯片的故障测试方法，包括以下步骤：

s1、初始化装置，包括初始化pc上位机界面、ieee1149.1控制器及ad/da一体模块；

s2、通过手动方式加载被测电路的网表文件(.net)及板载边界扫描器件的bsdl文件至pc上位机，产生出测试向量和测试指令；同时，pc上位机根据当前测试指令通过内置的算法生成相应的预期响应；

s3、在pc上位机界面上选择测试类型，并手动输入测试电压，测试类型分为adc测试和dac测试；如果选择的测试类为“adc测试”操作，则进入步骤s4，如果选择的测试类为“dac测试”操作，则进入步骤s5；

s4、adc故障测试

s4.1、ad/da一体模块产生相应的模拟电压提供给被测电路中的adc，ieee1149.1控制器采集由ad测试模块串行移出的被测电路中的adc的输出；

s4.2、ieee1149.1控制器将采集到的输出数据上传至pc上位机，经过处理后与预期响应作比较，判断故障情况；

s4.3、pc上位机根据故障情况自动生成故障诊断报告，给测试人员直观的说明，结束本次测试，等待下次测试开始；

s5、dac故障测试

s5.1、ieee1149.1控制器将电压转换后的测试向量通过da测试模块加载至被测电路中的dac输入端口，通过ad/da一体模块采集被测电路中的dac的模拟电压输出；

s5.2、将采集到的模拟输出电压经过处理后与预期响应作比较，判断故障情况；

s5.3、pc上位机根据故障情况自动生成故障诊断报告，给测试人员直观的说明，结束本次测试，等待下次测试开始。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。