一种伪随机码道光栅尺的制作方法

本实用新型涉及光栅尺位置测量技术研究领域，特别涉及一种伪随机码道光栅尺。

背景技术：

光栅尺是利用光栅的光学原理工作的测量反馈装置。光栅尺常用于数控机床的闭环伺服系统中，用于直线位移或者角位移的检测。光栅尺测量输出的信号为数字脉冲，具有检测范围大，检测精度高，响应速度快的特点。

目前的光栅尺主要分为增量光栅尺和绝对光栅尺。增量式光栅尺的测量原理是将光通过两个相对运动的光栅调制成摩尔条纹，通过对摩尔条纹进行计数、细分后得到位移变化量，并通过在标尺光栅上设定一个或是多个参考点来确定绝对位置。绝对式光栅尺的测量原理是在标尺光栅上刻划一条带有绝对位置编码的码道，读数头通过读取当前位置的编码可以得到绝对位置。

绝对式光栅尺的绝对码道有串行编码绝对式光栅尺及并行编码绝对式光栅尺。对于传统的串行编码绝对式光栅尺，由于只有一条绝对值码道，随着量程范围的加长和精度分辨率的提高，编码序列的算法推导过于复杂，很难同时满足量程范围大、精度分辨率高的要求。具体来说，传统的串行编码绝对式光栅尺会根据光栅尺的量程范围和测量精度，通过复杂的数学推导过程，产生一系列的二进制码，并将该系列二进制码刻录到长条光栅尺上。随着量程长度的增加和精度的提高，数学推导过程越发复杂，研发的工作量大；同时，随着量程长度的增加，会使开机识别出绝对位置所需跨过的无效位置距离增大，开机误差大，难以实现高分辨率及大量程范围。对于串行编码绝对式光栅尺，由于只有一条绝对码道，在进行开机识别绝对位置时，所需跨过的编码位数较多，造成开机无效位置较长。具体来说，随着分辨率和量程长度的提高，需设置位数长度越大的绝对编码，这便造成难以实现高分辨率、大量程。

专利ZL201310318825.3公开了一种绝对光栅尺的多轨道编码方法，具体包括：普通单轨二元M序列绝对光栅尺直线编码、M序列圆盘编码器、扩码方式多码道伪随机码直线编码、扩码方式p元M序列伪随机码，适用于直线绝对位置编码器、圆盘绝对角度编码器，可以在任何时候定位，易于生成、解码成本低的优点。该专利中所采用的码道为多次元的多条伪随机码道，随量程增加，码道数也会增加，造成了光栅尺整体测量、读取和运算结构复杂的问题；另外该编码方式是采用全尺编码，这种方式为循环编码方法，伪随机码是周期性出现的，主要是增加码道的并行码方式做长度方向的扩展，随长度增加，技术复杂性明显增加，不利于应用在量程长度大的光栅尺上。

技术实现要素：

本实用新型的主要目的在于克服现有技术的缺点与不足，提出一种伪随机码道光栅尺；本实用新型的光栅尺分辨率高、量程范围大，开机识别位置距离短，绝对值码道数学推导方法简单，并简化了产品生产工艺。

本实用新型的具体技术方案为：一种伪随机码道光栅尺，包括直线导轨，读数头，及伪随机码道光栅尺，所述伪随机码道光栅尺包括主尺，副尺和增量码道；所述主尺及所述副尺的码道是连续非等间距排列的光栅刻线，光栅刻线按照伪随机码表设置，增量码道是连续等间距排列的周期性光栅刻线。

进一步地，所述伪随机码表设置有2ⁿ⁺¹个存储地址，每个存储地址以二进制数来存储当前位置的数据内容，二进制数的位数为n+1；n的取值为主伪随机码道M每段长度所含增量码道的周期数2ⁿ⁺¹；设置伪随机码表数据中第一个存储地址的数值为0；设置伪随机码表数据中第二个存储地址的数值为1；伪随机码表中剩余的存储地址的数值按VHDL语言公式计算，VHDL语言公式为：D(nto0)<＝ D(n-1to0)&(D(n)XOR D(1))，当前数据D(nto0)是前一数据D(n-1to0)左移一位，原最高位D(n)抛弃；前一数据最高位D(n)和第一位数据D(1)异或值补充到当前数据最低位D(0)。

进一步地，所述n为正整数，且为偶数。

进一步地，所述主尺的主伪随机码道M的取值为所述伪随机码表的最高位D(n)列的数值；所述副尺的副尺伪随机码S的取值为在主伪随机码道M与副尺比例系数f的乘积；所述增量码道设置有2ⁿ⁺¹个光栅，每个光栅周期的宽度与光栅主尺0或者1对应的数据条纹宽度相同，每个光栅周期包括宽度相等的一条明线纹和一条暗线纹。

进一步地，所述副尺比例系数f的取值为f＝2ⁿ⁺¹/(2ⁿ⁺¹-1)，若副尺比例系数f的取值无法使主尺及副尺数据周期整格对齐，副尺比例系数f可取值为 f＝(2ⁿ⁺¹+1)/2ⁿ⁺¹，使得主尺及副尺的数据周期整格对齐或接近整格对齐。

进一步地，还包括LED发光管，沿发光管的射出光线方向依次设置的伪随机码道光栅尺，调制光栅片，光电转换器件及读数头电路板，光电转换器件及读数头电路板设置在读数头内。

进一步地，光电转换组件包括有分别与主尺，副尺，增量码道的正弦信号和余弦信号相对应的光电转换窗口，光电转换窗口用于处理经光电转换器件信号调制后的光信号。

进一步地，读数头还包括放大模块、A/D转换模块、FPGA模块；放大模块对于主尺信号、副尺信号及增量码道的正弦信号和余弦信号的信号进放大处理，A/D转换模块对于放大处理后的正弦和余弦信号进行AD转换，FPGA包括AD 接口，主副尺接口及算法处理单元，所述AD接口用于接收AD转换后的正弦和余弦信号，所述主副尺接口用于接收主尺、副尺的伪随机码波形信号，FPGA算法处理单元按照程序算法，将上述数据进行合成，生成输出数据。

本实用新型与现有技术相比，具有如下优点和有益效果：

本实用新型可以取用三码道式，即主、副尺和增量码道，三条码道的形式，通过简单的运算就可以得到实时绝对位置，识别出绝对位置所需跨过的无效位置距离小，增加量程长度的推导方法简单，使产品设计和生产装调工艺简化，易于装调，适合批量化生产。本实用新型可克服现有技术中串行编码方式存在的量程增加算法推导复杂，开机无效距离误差大的问题；解决现有技术中并行编码方式存在的量程增加码道数多、装调工艺复杂等问题。

本实用新型设置有主尺码道及副尺码道，参与绝对位置识别。在进行开机识别绝对位置时，所需跨过的编码位数较少，同等量程范围和分辨率的情况下，本实用新型所需跨过的编码位至少可减少35％，即，开机无效位置长度比传统的串行编码绝对式光栅尺缩短35％以上。

附图说明

图1为伪随机码道光栅尺的结构示意图；

图2为伪随机码道光栅尺的光学组件示意图；

图3为主尺单元段以表1的D4列取数据“1”为明条纹的示意图；

图4为主尺单元段以表1的D4列取数据“0”为明条纹的示意图；

图5伪随机码道光栅尺的主、副尺及增量码道的条纹排列的示意图；

图6为双伪随机码道光栅尺的主、副尺及增量码道的条纹排列示意图；

图7为双伪随机码道光栅尺光学原理示意图；

图8为双伪随机码道光栅尺的调制光栅和光电转换器组件的示意图；

图9为双伪随机码道光栅尺的电路原理框图；

图10为伪随机码道光栅主尺伪随机码递增方向数据读取说明图；

图11是伪随机码道光栅主尺伪随机码递减方向数据读取说明图。

具体实施方式

下面结合具体实施例及说明书附图对本实用新型作进一步具体详细描述。在本实用新型中，对于下列符号做出以下定义值：n的取值为主伪随机码道M每段长度所含增量码道的周期数2ⁿ⁺¹；addr为存储地址；D(n)为伪随机码最高位； f为副尺比例系数；M为主伪随机码道；S为副尺伪随机码；N为副尺读数值S 减去主尺读数值M的差值；XF为增量细分值。

本实用新型中的伪随机码的编码方法：

第一步，建立一个伪随机码表。伪随机码表设置有2ⁿ⁺¹个存储地址，存储地址为addr0至addr 2ⁿ⁺¹-1，每个存储地址以二进制数来存储数据内容，二进制数的位数为n+1。

第二步，伪随机码表数据中地址addr 0的数据内容储存固定数据0.

第三步，伪随机码表数据中地址addr 1的数据内容储存固定数据1。

第四步，伪随机码表中存储地址为addr2至addr 2ⁿ⁺¹-1的数据内容按VHDL 语言公式表示，VHDL语言公式为：D(nto0)<＝D(n-1to0)&(D(n)XOR D(1))，该表达式含义为当前数据D(nto0)是前一数据D(n-1to0)左移一位，原最高位D(n)抛弃；前一数据D(n-1to0)的最高位D(n)和第一位数据D(1)异或值补充到当前数据D(nto0)的最低位D(0)。

如图1所示，本实用新型中的伪随机码道光栅尺的结构示意图，包括：光栅尺基座1，直线导轨2，读数头支架3，读数头4，伪随机码道光栅尺5。在工作时，当读数头支架沿直线导轨运动，读数头就会检取双伪随机码道光栅尺的伪随机码序列，从而转化成读取绝对位置数据。

伪随机码道光栅尺5包含有设置有主伪随机码道M的主尺，设置有副伪随机码道S副尺和设置有增量码道。

主伪随机码道M的取值为伪随机码表最高位D(n)列的二进制数；以1为明条纹，0为暗条纹，或根据电路或光学件需要而定，也可以0为明条纹，1为暗条纹；排列刻录到光栅尺玻璃基片上。

副尺伪随机码S的取值是在第二步主尺伪随机码的取值的基础上，乘以副尺比例系数f，其中f＝2ⁿ⁺¹/(2ⁿ⁺¹-1)。若副尺比例系数f的取值不能够使主副尺一个数据周期整格对齐，f也可取值为f＝(2ⁿ⁺¹+1)/2ⁿ⁺¹，使得主尺及副尺的周期整格对齐或接近整格对齐。

例如：主尺第1段副尺起始0位置与主尺读数为1的位置处对齐，主尺第 2段起始0位置与副尺读数为2的位置处对齐，主尺第3段起始0位置与副尺读数为3的位置处对齐……主尺第10段副尺起始0位置与主尺读数为10的位置处对齐，主尺第11段副尺起始0位置与主尺读数为11的位置处对齐。

增量码道设置有2ⁿ⁺¹个光栅，主尺或副尺的每个0或者1的数据条纹宽度为增量码道的一个光栅期间宽度T。

本实用新型中伪随机码道光栅尺的光学组件如图2所示。光学组件包括LED 发光管6，沿发光管的射出光线依次设置的伪随机码道光栅尺5，调制光栅片7，光电转换器件8及读数头电路板9。调制光栅片7，光电转换器件8及读数头电路板9设置在读数头10内；图中箭头方向为读数头10的移动方向。该光学组件的原理图为：当LED发光管6发出一束平行光，照到伪随机码道光栅尺5上，平行光经过伪随机码道光栅尺5为第一次信号调制，其效果是一部光束通过明条纹，经透射后到达调制光栅片7，进行第二次信号调制；另一部光束被伪随机码道光栅尺5和调制光栅片7的暗条纹遮档，反射回来。经第二次信号调制的光束通过调制光栅片7后，入射到光电转换器件8，光电转换器件8对应的读数头电路板9的光电转换窗口接收到入射光束后，将光信号转换为电信号输出到下一级电信号处理电路。

本实用新型中双伪随机码道光栅尺读取绝对位置的方法：

第一步，滑动读数头，往同一方向滑过n+1个栅距；

第二步，读主尺读数，将当前读数值与数据表预先存放数据的内容匹配，找查到当前读数值对应的地址序号。具体为，如果读数头读数移动方向为地址值增加的方向，即当前主伪随机码道M＝addr序号+n；如果读数头读数移动方向为地址值减小的方向，即当前主伪随机码道M读数M＝addr序号；

第三步，副尺读数，副尺伪随机码S的读数方法与主伪随机码道M的读数方法相同，按二步操作方法得到副尺伪随机码S，再将副尺读数值S减去主尺读数值M，得主副尺差值S-M＝N。N为位置数据的高位，其含义代表当前读数头停在第几个主尺单元段内。如N＝S-M＝0即代表当前读数头停在第0个主尺单段内；如N＝S-M＝1即代表当前读数头停在第1个主尺单段内；如N＝S-M＝9即代表当前读数头停在第9个主尺单段内，等等，如此类推。在整个量程范围内，主尺单元段M的最大段序号数必须小于2ⁿ。当读数头刚好读到两主尺单段的交接位置时,会出现N＝S-M大于2ⁿ，此时可用N＝2ⁿ⁺¹-(S-M)。

第四步，读取当前实时增量码道的细分值XF，增量码道信号经电路处理，产生相位差为90度的两路正余弦信号，经反正切函数算法处理，可以得到实时增量细分值XF；

第五步，将第二步至第四步得到的实时数值，以主尺、副尺读数的差值N 为高位，主尺读数M为中位，增量码道细分值XF为低位，经数学算法处理后，所述数学算法的VHDL语言公式为：OUTPUT_DATA<＝N&M&XF，得到实时绝对位置值OUTPUT_DATA，并通过数据总线将实时绝对位置值输出给上位机。

下面举例说明创建一个5位伪随机码表(n＝4)的具体情况，伪随机码表下表所示：

表1：伪随机码表(n＝4)

第二步，主伪随机码道M为最高位D4列的二进制数据以1为明条纹，0为暗条纹，如图3所示。或根据电路或光学件需要而定，也可以0为明条纹，1为暗条纹，如图4所示。

副尺伪随机码的取值，按第二步主尺伪随机码的取值；再将主尺取值乘以副尺比例系数f，其中f＝(2⁵+1)/(2⁵)，得到如图5所示的副尺伪随机码的取值。

增量码XF设置有32个光栅，主尺每个0或者1的数据条纹宽度为增量码 XF的一个光栅期间宽度T。

有些要求不高的场合，为了使产品设计和生产装调工艺简化，可以取用三码道式，即主、副尺和增量码道，三条码道的形式，其光栅刻录条纹如图5所示。

而在部分要求高的场合，为了提高产品的容错性能和可靠性，通常取用五码道式。主尺码道设置有两条，其中一条以1为明条纹，0为暗条纹，另外一条以0为明条纹，1为暗条纹；副尺码道设置有两条，其中一条以1为明条纹，0 为暗条纹，另外一条以0为明条纹，1为暗条纹；并设置有一条增量码道，共五条码道的形式，其光栅刻录条纹示意图如图6。

如图7所示，为包括有五条码道的双伪随机码道光栅尺的主视图。从上往下数，第一条为副尺为以数据1为明条纹的副伪随机码道，第二条为主尺为以数据1为明条纹的主伪随机码道，第三条为增量码道，第四条为主尺为以数据0 为明条纹的主伪随机码道，第五条为副尺为以数据0为明条纹的副伪随机码道。其中，光电转换器组件8的结构如图8所示。光电转换组件设置有与双伪随机码道光栅尺对应的主尺M+、M-，副尺S+、S-，增量正弦信号A+、A-和余弦信号 B+、B-，共8个光电转换窗口。经两次信号调制后的光信号入射到这8个光电转换窗口处。其中，光电转换组件中对应的增量码道位置，输出增量正弦信号 A+、A-和增量余弦信号B+、B-，输入到下一级电信号处理电路进行放大处理。光电转换组件中对应的主尺码道位置，输出M+、M-一对互为反相的伪随机码脉冲序列，经比较器后，合成主尺码道M的伪随机码波形信号；光电转换组件中对应的副尺码道位置，就会输出S+、S-一对互为反相伪随机码脉冲序列，经比较器后，合成副尺码道S的伪随机码波形信号。

双伪随机码道光栅尺的读数头数据处理流程如图9所示。读数头包括FPGA 模块。光电转换组件，输出增量码道的正弦A+、A-和余弦B+、B-，经运算放大输出后，分别生成增量码道A正弦信号，增量码道B正弦信号；该正弦信号输入到AD转换器，AD转换器将A和B模拟信号转换成多位二进制数值DA和DB，再传输到FPGA的AD接口，FPGA对AD接口信号进行数值滤波后，执行反正切算法，得到增量码道细分值FX值。光电转换组件输出主副尺码道的M+、M-和S+、 S-经比较器合成主尺M伪随机码序列波形信号和副尺S伪随机码序列波形信号，传输到FPGA主副尺接口，FPGA对主副尺M和S信号进行数字滤波后，执行主副尺伪随机码合成算法，生成主尺绝对编码值M和主副尺差值N。FPGA执行程序算法，将上述数据M、N和增量道细分值FX合成，生成输出数据Dout。FPGA执行串行总线数据处理算法，按预先定义好的串行通信协议格式合成位置数据，并将位置数据通过串行总线输出到外部上位机位置读取设备。

该实施例中，双伪随机码道光栅尺的读数方法如下所述。

第一步，滑动读数头，往同一方向滑过n+1个栅距；

第二步，读主尺读数。主尺伪随机码沿递增方向读取数据，如图10为读数头从AD9的位置移动到AD13。读数头移动方向为地址递增方向，沿该方向读取n+1个数据，FPGA将先读入的数据放高位，后读入的数据放低位，即以AD9 为高位，以AD13为低位，读入值Din＝11101，查表1得到addr9＝11101，而读数头读到的二进制数值11101与表1中的地址addr9预先存储的数据匹配，主尺读数M＝addr序号+n,即M＝9+4＝13；从上述数据读取过程可推导出当前读数头停在主尺数据AD13的绝对位置上。

若主尺伪随机码沿递减方向读取数据，如图11为读数头从AD24的位置移动到AD20。读数头移动方向为地址递减方向，沿该方向读取n+1个数据，FPGA 将先读入的数据放低位，后读入的数据放高位，即以AD24为低位，以AD20为高位，读入值Din＝11100，查表1得到addr20＝11100，读数头读到的二进制数值11100与表1中的地址addr20预先存储的数据匹配，主尺读数M＝addr序号, 即M＝20；从上述数据读取过程可推导出当前读数头停在主尺数据AD20的绝对位置上。

第三步，读副尺读数。副尺的读数方法与第二步中主尺读数方法相同。再将副尺读数值S减去主尺读数值M，得主副尺差值N。

第四步，读取当前实时增量码道的细分值XF；

第五步，将第二步至第四步得到的实时数值N,M,XF,代入到VHDL语言公式中：OUTPUT_DATA<＝N&M&XF，得到实时绝对位置值OUTPUT_DATA，并通过数据总线将实时绝对位置值输出给上位机。

本实用新型的实施方式不限于此，按照本实用新型的上述内容，利用本领域的普通技术知识和惯用手段，在不脱离本实用新型上述基本技术思想前提下，本实用新型还可以做出其它多种形式的修改、替换或变更，均落在本实用新型权利保护范围之内。