提高套准精度的方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种提高套准精度的方法。
【背景技术】
[0002]随着半导体技术的发展，半导体器件的关键尺寸不断减小，因此对于套准精度也有了更高的要求。
[0003]现有的套准精度是通过晶片在光刻制程后，套准基准标记在套准精度量测机台量测得到，在得到套准精度数据后，再由此建模得到产品制程中的曝光补偿程式(Correct1nper Exposure)。
[0004]现有的缺陷扫描设备，可以利用高强度电子束表面反射得到蚀刻后当层和前层的图形，从而知道当层和前层有没有短路或断路。该套准精度量测方法有以下几个缺陷:一、套准基准标记通常放在用于切割成芯片的街道上，因此可放置的数量有限，所以建模的精度会有所限制。二，套准基准标记放置的位置在芯片间的街道上和芯片内实际关键套准位置不一致，由此也会造成建模的精度的偏差。三、套准基准标记和芯片关键图形设计不一样，因此受到光学像差影响而造成的偏移也会不一样，所以通过套准基准标记量测所得到的套准精度并不一定是实际芯片内部关键图形的套准精度。四，套准基准标记会受到CMP等工艺的影响而变形，由此也会造成套准精度的量测误差。五，套准基准标记量测是在光刻后，部分层下一步会经过蚀刻制程，蚀刻制程在一定程度上也会造成套准精度的偏移。所以在蚀刻制程前得到的套准精度量测值不一定是最终的套准精度，且缺陷扫描设备可以告诉当层和前层有没有短路或断路，但没有实际数值输出用于套准精度的反馈，这是本领域技术人员所不愿看到的。
【发明内容】
[0005]针对上述存在的问题，本发明公开了一种提高套准精度的方法，应用于光刻工艺中，所述方法包括如下步骤:
[0006]提供一设置有套准结构的半导体衬底；
[0007]利用电子束扫描获取所述套准结构的图形；
[0008]对所述套准结构的图形进行分析，以获取所述套准结构的套准偏移量；
[0009]根据所述套准偏移量获取曝光补偿程式，并利用所述曝光补偿程式对所述半导体衬底进行所述光刻工艺。
[0010]上述的提高套准精度的方法，其中，所述套准结构包括当层器件结构及相对于所述当层结构的前层器件结构，所述方法中:
[0011]以所述前层器件结构的图形为背景，通过量测所述当层器件结构的图形相对两侧边沿与所述套准结构的中间线之间距离，并通过计算以获取所述套准偏移量。
[0012]上述的提高套准精度的方法，其中，通过对所述套准结构的图形进行图形处理，以获取所述套准结构的图像数据；
[0013]根据所述套准结构的图像数据计算获取所述套准偏移量。
[0014]上述的提高套准精度的方法，其中，所述方法中:
[0015]利用套准精度公式算出所述套准偏移量；
[0016]其中，所述套准精度公式为:d =(山-(12)/2，所述d为所述套准偏移量，所述山为所述当层器件结构的图形的一侧边沿与所述中间线之间的距离，所述d2为所述当层器件结构的图形的另一侧边沿与所述中间线之间的距离。
[0017]上述的提高套准精度的方法，其中，所述方法中:
[0018]利用图形分析模块对所述套准结构的图形进行图形处理，以获取所述套准结构的图像数据；
[0019]根据所述套准结构的图像数据计算获取所述套准偏移量。
[0020]上述的提高套准精度的方法，其中，所述当层器件结构为接触孔，所述前层器件结构为沟槽。
[0021]上述的提高套准精度的方法，其中，根据所述套准偏移量，并利用套准精度模型公式以获取所述曝光补偿程式；
[0022]其中，所述套准精度模型公式为:
[0023]dx = kl+k3*x+k5*y+k7*x2+k9*xy+kll*y2+kl3*x3+kl5*x2y+kl7*xy2+kl9*y3
[0024]dy = k2+k4*y+k6*x+k8*y2+kl0*xy+kl2*x2+kl4*y3+kl6*y2x+kl8*yx2+k20*x3
[0025]其中dx、dy为通过量测所得到的套准偏移量。kl?k6为线性补偿参数，k7?k20为高阶补偿参数，X、y为套准精度量测的坐标位置。
[0026]上述的提高套准精度的方法，其中，所述曝光补偿程式包括线性补偿和高阶补偿。
[0027]上述发明具有如下优点或者有益效果:
[0028]本发明公开了一种提高套准精度的方法，利用电子束扫描获取芯片内部套准结构的实际图形，并对该实际图形进行分析，得到实际图形的套准偏移量，并将此数据建模，以产生新的曝光补偿程式，之后光刻机利用该新的曝光补偿程式对该芯片进行光刻工艺，从而提高了半导体产品的套准精度，同时提升了半导体产品的良率。
【附图说明】
[0029]通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、夕卜形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
[0030]图1是本发明产品的套准精度的组成示意图；
[0031]图2是本发明实施例中提高半导体产品套准精度的方法流程图；
[0032]图3是本发明实施例中当层器件结构接触孔蚀刻后对前层器件结构沟槽的结构示意图；
[0033]图4是本发明实施例中当层器件结构接触孔蚀刻后对前层器件结构沟槽的实际成像图；
[0034]图5是本发明实施例中电子束在一个曝光区域内进行采样的示意图；
[0035]图6是本发明实施例中电子束在若干曝光区域内进行采样的示意图。
【具体实施方式】
[0036]下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
[0037]如图1所示，产品的套准精度由以下几个部分组成，本发明从改进其中四项(该四项分别为:光学像差、对准标记变形、蚀刻偏差和量测采样)着手，将传统的利用量测套准标记得到的间接套准精度改为通过对芯片内实际图形的图像分析得到直接套准精度，因此可提尚量测的精确度，特别是对于改善先进制程中的关键层套准精度，从而提尚广品良率。
[0038]如图2所示，本实施例涉及一种提高套准精度的方法，应用于光刻工艺中，具体的，该方法包括如下步骤:
[0039]步骤一，提供一设置有套准结构的半导体衬底；在本发明一个优选的实施例中，该套准结构包括当层器件结构及相对于该当层器件结构的前层器件结构，具体的，参照图3，在本发明的实施例中，该当层器件结构为接触孔1，前层器件结构为沟槽2。
[0040]步骤二，利用电子束扫描获取套准结构的图形。具体的，请继续参照图3，通过电子束扫描图1中的接触孔1和沟槽2，得到如图4所示的套准结构的图形，由于通过由电子束扫描芯片图形反射，在接受端接受到的反射电子而形成的图形为芯片内实际套准图形，因此该套准结构的图形即