为该套准结构的实际套准图形。
[0041]步骤三，对该套准结构的图形进行分析，以获取套准结构的套准偏移量。
[0042]在本发明的一个优选的实施例中，以前层器件结构的图形为背景，通过量测当层器件结构的图形相对两侧边沿与套准结构的中间线之间距离，并通过计算以获取上述套准偏移量。
[0043]在此基础上，进一步的，利用图形分析模块(该图形分析模块为图形分析程序)对套准结构的图形进行图形处理，以获取套准结构的图像数据；之后根据套准结构的图像数据计算获取上述套准偏移量。换句话说，即通过图像处理程序对套准结构的实际套准图形进行处理转化，将该实际套准图形转化成图像数据，之后根据该图像数据计算获取上述套准偏移量。
[0044]在此基础上，进一步的，利用套准精度公式算出上述套准偏移量；
[0045]其中，套准精度公式为:d = (d1-cQ/2，其中d为套准偏移量，所述山为当层器件结构的图形的一侧边沿与中间线之间的距离，所述(12为当层器件结构的图形的另一侧边沿与中间线之间的距离。
[0046]上述步骤一到步骤三在一个曝光区域内进行采样(即针对一个曝光区域中的套准结构进行上述步骤一到步骤三)，如图5所示共采样16个点(即在一个曝光区域中对16个套准结构进行上述步骤)。一片芯片因产品设计差异共有约百个曝光区域，所以一片芯片共采样约1600点，如图6所示。
[0047]步骤四，根据套准偏移量获取曝光补偿程式，并利用该曝光补偿程式对半导体衬底进行光刻工艺。
[0048]在本发明一个优选的实施例中，根据套准偏移量，并利用套准精度模型公式以获取该曝光补偿程式；曝光补偿程式可分为区域内(intrafield)线性补偿和高阶补偿。将一次曝光内形成的套准偏移通过量测得到套准精度值，再通过以下套准精度模型公式得到曝光补偿程式中的补偿参数用于以后产品曝光中的补偿。
[0049]其中，上述套准精度模型公式为:
[0050]dx = kl+k3*x+k5*y+k7*x2+k9*xy+kll*y2+kl3*x3+kl5*x2y+kl7*xy2+kl9*y3
[0051]dy = k2+k4*y+k6*x+k8*y2+kl0*xy+kl2*x2+kl4*y3+kl6*y2x+kl8*yx2+k20*x3
[0052]其中dx、dy为通过量测所得到的套准偏移量，即通过量测芯片内套准结构的实际图形得到的偏移，dx为在X轴方向的偏移，dy为在y轴方向的偏移；kl?k6为线性补偿参数；k7?k20为高阶补偿参数；x、y为套准精度量测的坐标位置。
[0053]综上，本发明公开了一种提高套准精度的方法，利用电子束扫描获取芯片内部套准结构的实际图形，并对该实际图形进行分析，得到实际图形的套准偏移量，并将此数据建模，以产生新的曝光补偿程式，之后光刻机利用该新的曝光补偿程式对该芯片进行光刻工艺，从而提高了半导体产品的套准精度，同时提升了半导体产品的良率。
[0054]本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
[0055]以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【主权项】
1.一种提高套准精度的方法，其特征在于，应用于光刻工艺中，所述方法包括如下步骤: 提供一设置有套准结构的半导体衬底； 利用电子束扫描获取所述套准结构的图形； 对所述套准结构的图形进行分析，以获取所述套准结构的套准偏移量； 根据所述套准偏移量获取曝光补偿程式，并利用所述曝光补偿程式对所述半导体衬底进行所述光刻工艺。2.如权利要求1所述的提高套准精度的方法，其特征在于，所述套准结构包括当层器件结构及相对于所述当层结构的前层器件结构，所述方法中: 以所述前层器件结构的图形为背景，通过量测所述当层器件结构的图形相对两侧边沿与所述套准结构的中间线之间距离，并通过计算以获取所述套准偏移量。3.如权利要求2所述的提高套准精度的方法，其特征在于，通过对所述套准结构的图形进行图形处理，以获取所述套准结构的图像数据； 根据所述套准结构的图像数据计算获取所述套准偏移量。4.如权利要求3所述的提高套准精度的方法，其特征在于，所述方法中: 利用套准精度公式算出所述套准偏移量； 其中，所述套准精度公式为:d = (dfcQ/2，所述d为所述套准偏移量，所述山为所述当层器件结构的图形的一侧边沿与所述中间线之间的距离，所述(12为所述当层器件结构的图形的另一侧边沿与所述中间线之间的距离。5.如权利要求3所述的提高套准精度的方法，其特征在于，所述方法中: 利用图形分析模块对所述套准结构的图形进行图形处理，以获取所述套准结构的图像数据； 根据所述套准结构的图像数据计算获取所述套准偏移量。6.如权利要求2所述的提高套准精度的方法，其特征在于，所述当层器件结构为接触孔，所述前层器件结构为沟槽。7.如权利要求2所述的提高套准精度的方法，其特征在于，根据所述套准偏移量，并利用套准精度模型公式以获取所述曝光补偿程式； 其中，所述套准精度模型公式为:dx = kl+k3*x+k5*y+k7*x2+k9*xy+kll*y2+kl3*x3+kl5*x2y+kl7*xy2+kl9*y3dy = k2+k4*y+k6*x+k8*y2+kl0*xy+kl2*x2+kl4*y3+kl6*y2x+kl8*yx2+k20*x3其中dx、dy为通过量测所得到的套准偏移量。kl?k6为线性补偿参数，k7?k20为高阶补偿参数，X、y为套准精度量测的坐标位置。8.如权利要求1所述的提高套准精度的方法，其特征在于，所述曝光补偿程式包括线性补偿和高阶补偿。
【专利摘要】本发明涉及半导体制造技术领域，尤其涉及一种提高套准精度的方法，利用电子束扫描获取芯片内部套准结构的实际图形，并对该实际图形进行分析，得到实际图形的套准偏移量，并将此数据建模，以产生新的曝光补偿程式，之后光刻机利用该新的曝光补偿程式对该芯片进行光刻工艺，从而提高了半导体产品的套准精度，同时提升了半导体产品的良率。
【IPC分类】H01L21/027, G03F9/00
【公开号】CN105242504
【申请号】CN201510675943
【发明人】冯耀斌
【申请人】武汉新芯集成电路制造有限公司
【公开日】2016年1月13日
【申请日】2015年10月16日