线性调频信号发生装置的制作方法

本实用新型涉及一种线性调频信号发生装置，主要应用在线性调频体制雷达的信号发生装置，属于信号处理技术领域。

背景技术：

随着现代雷达技术的发展，为了达到较高的测距精度和距离分辨率，必须保证雷达拥有较大的时宽和带宽。传统线性调频信号，采用模拟电路得到扫频信号，其信号时宽积和抗干扰能力都难以满足研制高测量精度雷达的要求。因此，目前线性调频源信号时宽积固定、频率稳定度低、抗干扰能力差是急需解决的问题。

技术实现要素：

本实用新型的目的是克服现有技术中存在的不足，提供一种线性调频信号发生装置，解决了现有线性调频信号存在的信号时宽积固定、频率稳定度低、抗干扰能力差的问题。

为实现以上技术目的，本实用新型的技术方案是：线性调频信号发生装置，包括DDS电路、PLL电路、滤波放大电路以及FPGA电路，所述FPGA电路的输出端分别与DDS电路、PLL电路连接，所述DDS电路的输出端接入PLL电路的输入端，所述PLL电路的输出端连接滤波放大电路的输入端，所述滤波放大电路的输出端输出射频信号。

进一步地，所述DDS电路包括晶振、直接数字合成器、带通滤波器，所述晶振的输出端与直接数字合成器的参考时钟输入端连接，所述直接数字合成器的模拟信号输出端连接带通滤波器的输入端，所述带通滤波器的输出端输出MHz级的扫频信号。

进一步地，所述PLL电路包括鉴相器、环路滤波电路、压控振荡器，所述带通滤波器的输出端连接所述鉴相器的参考电压输入端，所述鉴相器的输出端连接环路滤波电路的输入端，所述环路滤波电路的输出端连接所述压控振荡器的调整电压输入端，所述压控振荡器的次射频输出端连接至所述鉴相器的参考电压输入端，所述压控振荡器的主射频输出端输出GHz级的扫频信号。

进一步地，所述FPGA电路通过对直接数字合成器、鉴相器的寄存器配置来控制其工作模式。

从以上描述可以看出，本实用新型具有以下优点：

1）本实用新型的线性调频信号发生装置采用数字技术来实现线性调频源的产生，具有频率稳定度高、线性度高、抗干扰能力强的特点，解决了现有线性调频信号存在的信号时宽积固定、频率稳定度低、抗干扰能力差的问题；

2）本实用新型提供的线性调频信号发生装置具有简单、经济、易于集成、可移植性强的优点；

3）本实用新型提供的线性调频信号发生装置的频率变化类型、周期、频率范围等可以根据实际情况调节，可应用于各种线性调频体制雷达。

附图说明

图1为本实用新型的俯视结构示意图。

图2为本实用新型实施例中DDS电路的原理图。

图3为本实用新型实施例中PLL电路的原理图。

附图标记说明：1-DDS电路、11-晶振、12-直接数字合成器、13-带通滤波器、2- PLL电路、21-鉴相器、22-环路滤波电路、23-压控振荡器、3-滤波放大电路、4-FPGA电路。

具体实施方式

下面结合具体附图和实施例对本实用新型作进一步说明。

如附图1所示，线性调频信号发生装置，包括DDS电路1、PLL电路2、滤波放大电路3以及FPGA电路4，所述FPGA电路4的输出端分别与DDS电路1、PLL电路2连接，所述DDS电路1的输出端接入PLL电路2的输入端，所述PLL电路2的输出端连接滤波放大电路3的输入端，所述滤波放大电路3的输出端输出射频信号。

所述DDS电路1包括晶振11、直接数字合成器12、带通滤波器13，所述晶振11的输出端与直接数字合成器12的参考时钟输入端连接，所述直接数字合成器12的模拟信号输出端连接带通滤波器13的输入端，所述带通滤波器13的输出端输出MHz级的扫频信号。

所述PLL电路2包括鉴相器21、环路滤波电路22、压控振荡器23，所述带通滤波器13的输出端连接所述鉴相器21的参考电压输入端，所述鉴相器21的输出端连接环路滤波电路22的输入端，所述环路滤波电路22的输出端连接所述压控振荡器23的调整电压输入端，所述压控振荡器23的次射频输出端连接至所述鉴相器21的参考电压输入端，所述压控振荡器23的主射频输出端输出GHz级的扫频信号。

滤波放大电路3包括滤波以及放大功能，所述滤波放大电路3用于对所述PLL电路2输出的GHz级扫频信号进行杂散滤除和功率放大。

FPGA电路4用于对直接数字合成器12、鉴相器21进行寄存器配置，控制芯片的工作模式。

如图2和图3所示，本实用新型实施例中所述DDS电路1的晶振11包括芯片T1，用于给直接数字合成器12提供参考时钟，所述直接数字合成器12包括芯片N1，所述FPGA电路4选用创龙厂家，型号为SOM-TL138-1808-6748F，且FPGA电路4与芯片N1的第1管脚、第39~41管脚、第45~48管脚，芯片T1的第4、5管脚连接，将输出的数字信号传输给芯片N1，并控制其的工作模式、输出频率间隔、输出频率范围等，芯片T1输出参考时钟分别接入芯片N1的第9、8管脚，芯片N1的第20、21管脚通过芯片T2输出MHz级的扫频信号，MHz级的扫频信号经过带通滤波器13滤去杂散信号；所述PLL电路2的鉴相器21包括芯片N2，所述带通滤波器13输出的MHz级的扫频信号接入芯片N2的第8管脚（即参考电压REFIN输入端），同时FPGA电路4将数字信号芯片N2的第11~14管脚输出给鉴相器21，控制鉴相器21的分频比、鉴相频率等，芯片N2的第20管脚（即CP端）接入环路滤波电路22，所述压控振荡器23包括芯片N9，所述环路滤波电路22输出端接入芯片N9的第2管脚，芯片N9的第10管脚反馈到芯片N2的第5管脚（即RFIN端），同时输出GHz级扫频信号； GHz级扫频信号经过滤波放大电路3，用于对所述PLL电路2输出的GHz级扫频信号进行杂散滤除和功率放大，最终输出线性度较好的调谐电压信号。

本实用新型的线性调频信号发生装置的工作原理为，FPGA电路4将数字信号输出给直接数字合成器12，控制直接数字合成器12的工作模式、输出频率间隔、输出频率范围等，同时FPGA电路4将数字信号输出给鉴相器21，控制鉴相器21的分频比、鉴相频率等；晶振11给直接数字合成器12提供参考时钟，直接数字合成器12在FPGA电路4的控制下产生MHz级的扫频信号，再经过带通滤波器12滤除杂散信号；滤除杂散信号的MHz级的扫频信号送至鉴相器21的参考电压输入端，它与压控振荡器23反馈回来的射频信号进行鉴相得出电荷泵电压，电荷泵电压经过环路滤波电路22后，得到线性度较好的调谐电压，压控振荡器23在调谐电压的控制下，产生频率随调谐电压规律变化的线性调频信号，该线性调频信号再经过滤波放大电路3，滤除谐波、放大功率，从而得到线性度较好、频率稳定度较高、抗干扰性较强的线性调频信号；由此可见，本实用新型的线性调频信号发生装置有效地解决了现有技术中信号时宽积固定、频率稳定度低、抗干扰能力差的问题；并可以广泛应用于各种线性调频体制雷达中。

以上对本实用新型及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本实用新型的实施方式之一，实际结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本实用新型创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本实用新型的保护范围。