一种SOC芯片测试与验证系统的制作方法

〖技术领域〗

本实用新型属于芯片测试技术领域，特别涉及一种soc芯片测试与验证系统。

〖

背景技术：
〗

可编程高级控制器cmpac是基于sparcv8体系结构的32位risc嵌入式处理器，将sparcv8和ladderpu集成到一个soc上，实现双核的交互工作。sparcv8处理器(包括iu、fpu、icahe、dcache等组成部分)作为主控单元，完成数据运算和程序控制，并控制整个soc的运行；ladderpu作为从单元，与sparcv8采用互斥工作的方式，挂在io空间，完成梯形图解析。存储控制器、中断控制器、2路定时器(timer)、1路看门狗、2路串口和16路gpio口等通过apb总线集成到soc中；2路modbus串口、1路vbus控制器、1路spi、1路16位定时器、16路di、16路do、4路pto/pwm和4路hsc挂在ladderpu的寄存器空间。

busoc以高性能的sparc-v8(ieee-1754)架构标准的32位risc整数单元iu为主控内核，配以高速64位双精度浮点处理单元fpu。此外，busoc芯片内部还将集成adc模块、1553b总线控制器、在线硬件调试支持单元dsu、uart以及其它的一些专用、通用ip核。

为满足对soc芯片的生产需求，需要一种装置或系统对soc芯片的产量和质量进行测试和验证。

〖

技术实现要素：
〗

本实用新型提供一种soc芯片测试与验证系统，能够对busoc芯片和cmpac芯片进行批量测试和验证，提高芯片的生产效率、提高产品质量；具体技术方案如下。

一种soc芯片测试与验证系统，包括：所述fpga处理模块、电源模块、sram存储模块a、flash存储器a、测试电路、扩展测试模块、a/d监测模块；所述fpga处理模块与电源模块、测试电路、扩展测试模块、sram存储模块a、flash存储器a连接；所述电源模块与所述fpga处理模块、测试电路、扩展测试模块连接；所述a/d监测模块与所述fpga处理模块、扩展测试模块、被测芯片连接。

进一步地，所述fpga处理模块，包括cpu、rs232接口、i/o接口、pwm模块、1553b接口；所述cpu与rs232接口、i/o接口、pwm模块、1553b接口连接。

进一步地，所述电源模块，包括电流监测芯片、电源控制模块和隔离电源模块；所述电流监测芯片与所述电源控制模块、隔离电源模块连接；所述电源控制模块用于控制电源的通、断。

进一步地，所述测试电路包测试电路a、测试电路b；所述测试电路a与被测芯片a连接；所述测试电路b与被测芯片b连接。

具体地，所述测试电路a包括外部中断测试电路a、计数器测试电路、1533b测试电路、dsu测试电路a、倍频测试电路a、gpio测试电路a、sram测试电路a、flash测试电路a、io测试电路a、a/d测试电路、16550测试电路和定时器测试电路；所述fpga处理模块通过外部中断测试电路a、计数器测试电路、1533b测试电路、dsu测试电路a、倍频测试电路a、sram测试电路a、flash测试电路a、io测试电路a、a/d测试电路、uart测试电路a、16550测试电路、定时器测试电路与所述被测芯片a连接；所述gpio测试电路a、uart测试电路a的两个连接端都与所述被测芯片a连接。

具体地，所述测试电路a还包括sram存储模块b、sram存储模块c、flash存储器b；所述sram存储模块c通过所述io测试电路与所述被测芯片a连接；所述flash存储器b通过所述flash测试电路a与所述被测芯片a连接；所述sram存储模块b通过所述sram测试电路a与所述被测芯片a连接。

具体地，所述测试电路b包括外部中断测试电路b、dsu测试电路b、倍频测试电路b、gpio测试电路b、sram测试电路b、flash测试电路b、io测试电路b、uart测试电路b、vbus测试电路、hsc测试电路、di/do测试电路、modbus测试电路、spi测试电路、16550测试电路b、pwm/pto测试电路；所述fpga处理模块通过外部中断测试电路b、dsu测试电路b、倍频测试电路b、vbus测试电路、16550测试电路b与所述被测芯片b连接；所述gpio测试电路b、uart测试电路b、hsc测试电路、di/do测试电路、modbus测试电路、pwm/pto测试电路的两个连接端都与所述被测芯片b连接。

具体地，所述测试电路b还包括sram存储模块d、sram存储模块d、flash存储器c、eeprom模块；所述sram存储模块d通过所述sram测试电路b与所述被测芯片b连接；所述flash存储器c通过所述flash测试电路b与所述被测芯片b连接；所述sram存储模块e通过所述io测试电路b与所述被测芯片b连接；所述eeprom模块通过spi测试电路与所述被测芯片b连接。

具体地，所述测试电路还包括串并转换模块、三八译码器；所述gpio测试电路a和gpio测试电路b上都设置有所述串并转换模块；所述flash测试电路a和flash测试电路b上都设置有所述三八译码器。

具体地，所述a/d监测模块包括ad转换芯片，所述ad转换芯片与所述fpga处理模块、扩展测试模块、测试电路、被测芯片a和被测芯片b连接。

由以上技术方案可知，本实用新型提供一种soc芯片测试与验证系统，通过所述fpga处理模块、电源模块、sram存储模块a、flash存储器a、测试电路、扩展测试模块和a/d监测模块于一体，对plc专用控制soc芯片“cmpac”和总线型soc芯片“busoc”两种芯片进行批量测试，测试cmpac芯片和busoc芯片所有功能是否正常，同时需要预留部分测试点以供查看信号时序是否正确，提高芯片的生产效率、保证了芯片产品的质量。

〖附图说明〗

图1是本实用新型实施例的系统原理框图；

图2是本实用新型实施例的被测芯片cmpac模块方框图；

图3是本实用新型实施例的被测芯片busoc模块方框图。

〖具体实施方式〗

下面结合附图对本实用新型的具体实施方式作进一步说明：

如图1所示，本实用新型实施例中的soc芯片测试与验证系统，一种soc芯片测试与验证系统，其特征在于，包括：所述fpga处理模块、电源模块、sram存储模块a、flash存储器a、测试电路、扩展测试模块；所述fpga处理模块与电源模块、测试电路、扩展测试模块、sram存储模块a、flash存储器a连接；所述电源模块与所述fpga处理模块、测试电路、扩展测试模块连接。

所述fpga处理模块，包括cpu、rs232接口、i/o接口、pwm模块、1553b接口；所述cpu与rs232接口、i/o接口、pwm模块、1553b接口连接。

所述测试电路包测试电路a、测试电路b；所述测试电路a与被测芯片a连接；所述测试电路b与被测芯片b连接。

所述测试电路a包括外部中断测试电路a、计数器测试电路、1533b测试电路、dsu测试电路a、倍频测试电路a、gpio测试电路a、sram测试电路a、flash测试电路a、io测试电路a、a/d测试电路、16550测试电路；所述fpga处理模块通过外部中断测试电路a、计数器测试电路、1533b测试电路、dsu测试电路a、倍频测试电路a、sram测试电路a、flash测试电路a、io测试电路a、a/d测试电路、uart测试电路a、16550测试电路与所述被测芯片a连接；所述gpio测试电路a、uart测试电路a的两个连接端都与所述被测芯片a连接。

所述测试电路a还包括sram存储模块b、sram存储模块c、flash存储器b；所述sram存储模块c通过所述io测试电路与所述被测芯片a连接；所述flash存储器b通过所述flash测试电路a与所述被测芯片a连接；所述sram存储模块b通过所述sram测试电路a与所述被测芯片a连接。

所述测试电路b包括外部中断测试电路b、dsu测试电路b、倍频测试电路b、gpio测试电路b、sram测试电路b、flash测试电路b、io测试电路b、uart测试电路b、vbus测试电路、hsc测试电路、di/do测试电路、modbus测试电路、spi测试电路、16550测试电路b、pwm/pto测试电路；所述fpga处理模块通过外部中断测试电路b、dsu测试电路b、倍频测试电路b、vbus测试电路、16550测试电路b与所述被测芯片b连接；所述gpio测试电路b、uart测试电路b、hsc测试电路、di/do测试电路、modbus测试电路、pwm/pto测试电路的两个连接端都与所述被测芯片b连接。

所述测试电路b还包括sram存储模块d、sram存储模块d、flash存储器c、eeprom模块；所述sram存储模块d通过所述sram测试电路b与所述被测芯片b连接；所述flash存储器c通过所述flash测试电路b与所述被测芯片b连接；所述sram存储模块e通过所述io测试电路b与所述被测芯片b连接；所述eeprom模块通过spi测试电路与所述被测芯片b连接。

在本实用新型实施泪中，所述被测芯片a具体为被测芯片busoc芯片，被测芯片b具体为被测芯片cmpac。

所述电源模块包括电源控制模块、隔离电源模块，所述电源控制模块用于检测被测芯片a、b的电流；所述电源模块给所述fpga处理模块、被测芯片busoc及与被测芯片busoc连接的测试电路、被测芯片cmpac及与被测芯片cmpac连接的测试电路、扩展测试模块供电。在本实用新型实施例中，其电源模块由电源适配器提供+20v直流电源，适配器输入的+20v直流电源由所述隔离电源模块转化为+5v直流电源，作为板级电源。其中所述隔离电源模块具体为wrb2405zp-6w隔离电源模块。

所述a/d监测模块包括ad转换芯片，所述ad转换芯片与所述fpga处理模块、扩展测试模块、测试电路、被测芯片a和被测芯片b连接。在本实用新型实施例中，所述ad监测模块中的ad转换芯片与所述fpga处理模块、被测芯片busoc及与被测芯片busoc连接的测试电路a、被测芯片cmpac及与被测芯片cmpac连接的测试电路b、扩展测试模块的电路进行电流监测。

所述串并转换模块包括高速硅门cmos器件，用于扩展gpio测试电路；所述gpio测试电路a与所述串并转换模块a连接，所述gpio测试电路b与所述串并转换模块b连接；所述三八译码器模块同于选通8位、16位、32位的flash存储器选择信号，所述flash存储器b、c分别连接三八译码器模块a、b。

在本实用新型的另一实施例中，本系统还包括警示模块，如果发现测试芯片有错误，本系统通过警示模块的红色led和蜂鸣器声光进行报警。

本实用新型具体实施如下：

所述fpga处理模块包括cpu、rs232接口、i/o接口、pwm模块、1553b接口；所述cpu与rs232接口、i/o接口、pwm模块、1553b接口连接。所述fpga处理模块与外围的sram存储模块a、flash存储器组a成运行程序最小系统，所述电源模块对该最小系统供电，被测芯片cmpac和busoc根据需要测试的功能，在所述fpga处理模块控制下运行相应的测试程序，被测芯片通过uart测试电路将测试结果输送给所述fpga处理模块，所述fpga处理模块再将测试结果上传给上位pc机显示。

所述电源模块：所述电源模块，包括电流监测芯片、电源控制模块和隔离电源模块；所述电流监测芯片与所述电源控制模块、隔离电源模块连接；所述电源控制模块用于控制电源的通、断。所述fpga处理模块的通过电源控制模块来控制对被测芯片电源的通、断，当所述fpga处理模块收到开始测试命令时，电源模块给被测芯片供电，当所述fpga处理模块收到测试结束命令时，控制电源模块断开给被测芯片供电，同时所述a/d监测模块实行对被测芯片进行电流监测，如果检测到电流异常，电源模块及时切断被测芯片的电源，达到保护被测芯片中的芯片的目的。

具体为，通过所述电源模块供给被测芯片cmpac的电源经过所述电源控制模块中的电流监测芯片之后，电源模块再给被测芯片cmpac模块供电，当所述fpga处理模块收到开始测试命令时，电源模块给被测芯片cmpac通电，当所述fpga处理模块收到测试结束命令时，电源模块断开给被测芯片cmpac供电。同时a/d监测模块中的ad转换芯片对被测芯片cmpac进行电流监测，如果出现电流异常，电源模块将及时切断对被测芯片cmpac的电源，达到保护被测芯片的目的。其中所述电流监测芯片具体型号为max471csa；所述ad转换芯片具体型号为ad7476atz。

通过所述电源模块供给被测芯片busoc的电源经过所述电源控制模块中的电流监测芯片之后，电源模块再给被测芯片busoc模块供电，当所述fpga处理模块收到开始测试命令时，控制电源模块给被测芯片busoc共电，当所述fpga处理模块收到测试结束命令时，控制电源模块断开给被测芯片busoc供电。同时a/d监测模块的ad转换芯片对该被测芯片busoc进行电流监测，如果出现电流异常，电源模块将及时切断该被测busoc部分的电源，达到保护被测芯片busoc的目的。

所述gpio测试电路：包括gpio测试电路a和gpio测试电路b，用于检测被测芯片的信号控制；所述与被测芯片cmpac连接的gpio测试电路a有1组16位的gpio接口，包括16个管脚；其中2个管脚与prom的位宽启动管脚复用，且该2个管脚分别与所述fpga处理模块的上的2个管脚相连，而gpio测试电路a所包括的其他14个管脚互联测试；被测芯片busoc的gpio测试电路b的gpio管脚高八位与低八位互连测试。

所述外部中断测试电路：包括外部中断测试电路a和外部中断测试电路b；被测芯片cmpac的外部中断测试电路b包括6路外部可屏蔽中断电路和1路外部不可屏蔽中断电路，6路外部可屏蔽中断电路控制信号与所述fpga处理模块的中断控制a管脚连接，外部不可屏蔽中断电路控制信号与所述fpga处理模块的中断控制b管脚连接，所述fpga处理模块的i/o接口模拟中断触发信号触发中断机制对被测芯片cmpac的中断功能进行测试，测试结果上传到上位pc机显示。被测芯片busoc的外部中断测试电路a设置7路外部可屏蔽中断电路、1路外部不可屏蔽中断电路，其中7路外部可屏蔽中断电路控制信号与所述fpga处理模块的中断控制c管脚连接，外部不可屏蔽中断电路控制信号与所述fpga处理模块的中断控制d管脚连接，所述fpga处理模块的i/o接口模拟中断触发信号触发中断机制对中断功能进行测试，测试结果上传到上位pc机显示。

所述计数器测试电路：被测芯片busoc的12路计数器与所述fpga处理模块的pwm输出引脚连接形成所述计数器测试电路，用所述fpga处理模块的pwm模块分别产生一定频率和一定数量的pwm脉冲，测试计数器的计数是否正确。

所述1553b测试电路：用于被测芯片busoc的1533b接口测试；被测芯片busoc的1553b接口与所述fpga处理模块的1553b接口互连，通过所述fpga处理模块的1553b总线与busoc的1553b总线之间的通信进行1553b的功能测试。

所述倍频测试电路：包括倍频测试电路a和倍频测试电路b；与所述被测芯片cmpac连接的倍频测试电路b的倍频控制信号线管脚与所述fpga处理模块的管脚相连接，通过所述fpga处理模块模块来控制被测芯片cmpac的倍频信号，测试结果通过上位pc机显示；与所述被测芯片busoc连接的倍频测试电路a的倍频控制信号线管脚与所述fpga处理模块的控制信号管脚相连接，通过所述fpga处理模块来控制被测芯片busoc的倍频信号，测试结果通过上位pc机显示。

所述a/d测试电路：被测芯片busoc包括四路a/d电路测试电路，每路ad电路接口都连接一个da芯片tlv5613ipw，通过所述fpga处理模块往各个a/d测试电路的da芯片写入数据，让da芯片产生相对应的电压信号，比较每个ad电路采集的数据和往每个da芯片写入的数据是否相等来判断被测芯片busoc的a/d功能是否正常。

所述uart测试电路：与所述被测芯片busoc设置连接的uart测试电路a有2路串口电路uart1电路、uart2电路；与所述被测芯片cmpac连接的uart测试电路b设置有2路串口电路uart3电路、uart4电路；其中uart1电路、uart2电路是普通串口电路，uart3电路和uart4电路是带fifo的16550串口电路；uart1电路与uart2电路互连测试形成uart测试电路a；uart3电路与所述fpga处理模块的uatr0电路互连通信；uart4电路自环测试。

所述io测试电路：包括io测试电路a和io测试电路b；所述被测芯片busoc通过所述io测试电路a与sram存储模块c连接；所述被测芯片cmpac通过所述io测试电路b与sram存储模块e连接；所述io测试电路a、b通过所述fpga处理模块控制地址线a0和a1的导通，以及配置mcfg来选择io空间的位宽，来读写8、16、32三种位宽的io空间。

所述flash存储器测试电路：包括flash测试电路a和flash测试电路b；被测芯片cmpac包含8、16、32三种位宽的flash存储器c，通过控制flash存储器c的片选信号来选择不同位宽的flash存储器c，每种位宽的flash存储器c里都设置相应的测试程序，测试程序能够正常工作，则表明该种位宽的flash存储器测试通过。被测芯片busoc测试部分包含8、16、32三种位宽的flash存储器b，通过所述控制flash存储器b的片选信号来选择不同位宽的flash存储器b，每种位宽的flash存储器b里都设置相应的测试程序，测试程序能够正常工作，则表明该种位宽的flash存储器b测试通过。

所述sram存储模块测试电路：包括sram存储模块测试电路a和sram存储模块测试电路b；被测芯片cmpac外挂2mbetys的sram存储模块d，通过所述fpga处理模块控制地址线a0和a1的导通，以及配置mcfg来选择sram存储模块d空间的位宽，来运行8、16、32三种位宽的程序，测试系统的被测芯片模块能够正常工作，则表明sram存储模块d测试通过。被测芯片busoc外挂2mbetys的sram存储模块b，通过所述fpga处理模块控制地址线a0和a1的导通，以及配置mcfg来选择sram存储模块b空间的位宽，来运行8、16、32三种位宽的程序，测试系统的被测芯片busoc能够正常工作，则表明sram存储模块b测试通过。

所述spi测试电路：被测芯片cmpac的spi接口外接一片具有spi接口的eeprom模块，通过被测芯片cmpac读取eeprom模块里的数据来测试spi接口。

所述modbus测试电路：被测芯片cmpac有两路modbus电路，包括modbus1电路和modbus2电路，modbus1电路和modbus2电路互连测试。

所述di/do测试电路：被测芯片cmpac的do电路与di电路互联测试。

所述hsc测试电路与pwm/pto测试电路与所述被测芯片cmpac连接的pwm/pto测试电路与hsc测试电路互连测试，所述pwm/pto测试电路的pto电路产生固定的脉冲信号，hsc计数测试。

所述vbus测试电路：被测芯片cmpac的vbus总线与所述fpga处理模块相连形成所述vbus测试电路，所述fpga处理模块内部设计了2k的内存空间，被测芯片cmpac的vbus总线通过读写2k的内存空间，来测试vbus是否正常。

由以上技术方案可知，本实用新型提供一种soc芯片测试与验证系统，通过所述fpga处理模块、电源模块、sram存储模块a、flash存储器a、测试电路、扩展测试模块和a/d监测模块于一体，对plc专用控制soc芯片“cmpac”和总线型soc芯片“busoc”两种芯片进行批量测试，测试cmpac芯片和busoc芯片所有功能是否正常，同时需要预留部分测试点以供查看信号时序是否正确，提高芯片的生产效率、保证了芯片产品的质量。

以上实施例仅为充分公开而非限制本实用新型，凡基于本实用新型的创作主旨、未经创造性劳动的等效技术特征的替换，应当视为本申请揭露的范围。