一种模拟信号测试电路的制作方法

本发明总体而言涉及电路测试领域，具体而言，涉及一种模拟信号测试电路。

背景技术：

微控制单元(mcu)和嵌入式系统(soc)等电子设备在设计阶段、如芯片试验(chipprobing)和最终测试(finaltest)阶段、和/或制造阶段需要分别对其模拟电路和数字电路进行测试以检验各模块或部件的功能。

对于数字电路测试，用于mcu的测试电路例如包括扫描链(scanchain)，用于内部memory的测试电路例如包括bist(built-inselftest)。

对于模拟电路测试，目前还没有较完备的测试电路或测试方法。当前所采用的主要测试方式是，直接输入模拟信号激励，然后测量输出的模拟信号。然后，这样的测试方式具有下列缺点：

(1)各个模拟模块之间相互有影响存在，例如在开关电路之间可能贯穿电流，这会导致模拟测试中的噪声问题，影响测试精度，并且测试效率较低；以及

(2)由于关键测试节点的驱动能力一般较弱，因此如果测试节点直接输出则放大能力较低，直接导致难以直接观测，因此一般就需要针对每个测试节点附加一个缓冲器来放大要测试的模拟节点，这会导致更高的电路成本和更大的电路面积。

技术实现要素：

本发明的任务是提供一种模拟信号测试电路，通过该模拟信号测试电路可以降低测试节点之间的相互干扰，降低缓冲器的数目，并且保证较高的驱动能力。

根据本发明，该任务通过一种模拟信号测试电路来解决，该模拟信号测试电路包括：

多个模拟信号输入通道，其被配置为接收模拟测试信号；

通道选通电路，其输入端与所述多个模拟信号输入通道连接并且其输出端连接到模拟信号总线，所述通道选通电路被配置为选择性地接通或关断所述多个模拟信号输入通道；

模拟信号总线，其与通道选通电路连接并且与缓冲器连接，所述模拟信号总线被配置为将选择性接通的模拟测试信号传输到缓冲器；以及缓冲电路，其输入端与模拟信号总线连接并且其输出端为模拟测试信号输出端，所述缓冲电路被配置为对由模拟信号总线传输的模拟测试信号进行缓冲和输出。

在本发明的一个优选方案中规定，所述通道选通电路包括多个选择单元，每个选择单元包括：

非门，其输入端与通道选通信号连接，并且其输出端连接到第一传输门的第一控制端和第二传输门的第一控制端；

第一传输门，其输入端与模拟信号输入通道连接，其第一控制端与非门的输出端连接，其第二控制端与通道选通信号连接，并且其输出端连接到第二传输门；

第二传输门，其输入端与第一传输门连接，并且其输出端连接到模拟信号总线；以及

mosfet，其栅极与非门的输出端连接，其漏极和源极中的一个与第一传输门的输出端连接，另一个接地。

通过该优选方案，可以在实现信号选择性接通的同时，还可以实现噪声隔离，因为mosfet的存在，使得在该选择单元未被选中时接地，该选择单元的信号线被接地，因此基本上不会对其它选择单元的信号造成干扰。应当指出，选通选通电路也可以采用其它形式，例如开关电路、多选一电路等等。此外，模拟信号输入通道可以采取多种形式，例如在最简单的情况下为传输线路，或者在其它实施例中包含对输入信号进行放大、滤波、分接等处理的器件。

在本发明的另一优选方案中规定，缓冲电路包括运算放大器，所述运算放大器的正向输入端与模拟信号总线连接，其反向输入端接地，并且其输出端连接到反向输出端并且为模拟测试信号输出端。通过该优选方案，可以提高电路的驱动能力，使得例如可以直接外接示波器来观测结果。在此，“缓冲”是指以低输入阻抗输入和高输出阻抗的方式传输电信号。在此还应当指出，缓冲器可以具有更复杂的结构，其例如对电压进行转换等处理。

在本发明的一个扩展方案中规定，所述mosfet为n型mosfet或p型mosfet。

在本发明的一个优选方案中规定，测试电路还包括数字矩阵使能控制寄存器，所述数字矩阵使能控制寄存器的输入端与寄存器数据连接并且其输出端连接到通道选通电路的输入端，其中数字矩阵使能控制寄存器被配置为存储寄存器数据。通过该优选方案，可以实现选通控制数据缓存，从而增加测试效率。

在本发明的一个扩展方案中规定，所述多个模拟信号输入通道包括64个模拟信号输入通道，并且所述寄存器数据来自于cpu。该扩展方案可以满足一般的多种模拟电路的测试需要，且成本低廉，适于推广使用。

在本发明的第二方面，前述任务通过一种模拟信号测试方法来解决，该测试方法包括：

由通道选通电路选择性地接通或关断多个模拟信号输入通道中的一个或多个；

由所述多个模拟信号输入通道中的被接通或未被关断的一个或多个模拟信号输入通道接收模拟测试信号；

由模拟信号总线将所接收的模拟测试信号传输到缓冲器；以及

由缓冲电路对由模拟信号总线传输的模拟测试信号进行缓冲和输出。

本发明至少具有下列有益效果：(1)排除了各模块之间的相互干扰，因为每个通道在被选择性关断时就被隔离而不能进入模拟信号总线，因此该通道连接的电路的噪声不会引起诸如贯穿电流之类的干扰；(2)由于采用缓冲电路，使得该电路具有足够的驱动能力，例如可以支持所有的模拟信号直接拉到管脚(pad)上面，直接外接示波器进行观测；(3)因为整个模拟测试电路仅需要一个缓冲电路(如运放)，因此该测试电路的成本更低且芯片面积也更小；(4)本测试电路可以方便地直接对接mcu的写寄存器以实现智能控制，因此测试过程可实现高度智能化和自动化。

附图说明

下面结合附图参考具体实施例来进一步阐述本发明。

图1示出了根据本发明的模拟信号测试电路的示意图；

图2示出了根据本发明的模拟信号测试电路的寄存器的示意图；以及

图3示出了根据本发明的通道选通电路的一个选择单元的示意图。

具体实施方式

应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。在各附图中，给相同或功能相同的组件配备了相同的附图标记。

在本发明中，除非特别指出，“布置在…上”、“布置在…上方”以及“布置在…之上”并未排除二者之间存在中间物的情况。

在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。

在本发明中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。

在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。

在此还应当指出，在本发明的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。

另外，本发明的各方法的步骤的编号并未限定所述方法步骤的执行顺序。除非特别指出，各方法步骤可以以不同顺序执行。

图1示出了根据本发明的模拟信号测试电路100的示意图。

如图1所示，模拟信号测试电路100包括多个模拟信号输入通道101，其被配置为接收模拟测试信号、例如adc测试信号1-4、dac测试信号1-2、比较器测试信号1-2、bgr测试信号1-3、irchf测试信号、irclf测试信号、opa测试信号1-3等等。在本实施例中，模拟信号输入通道为信号输入端，其例如为用于输入测试信号的传输端口或传输线路，而在其它实施例中，模拟信号输入通道可包括对输入信号进行放大、滤波、分接等处理的器件。在本实施例中，模拟信号测试电路100包括64个模拟信号通道101，因此其可以与64个待测试电路或端口连接以进行测试。在其它实施例中，可以设置其它数目的模拟信号通道101。

模拟信号测试电路100还包括通道选通电路101，其输入端与所述多个模拟信号输入通道101连接并且其输出端连接到模拟信号总线103，所述通道选通电路101被配置为选择性地接通或关断所述多个模拟信号输入通道101。通道选通电路101在本实施例中包括64个选择单元。关于选择单元的详细描述，请参阅图3及其描述。

模拟信号测试电路100还包括模拟信号总线103，其与通道选通电路102连接并且与缓冲器104连接，所述模拟信号总线103被配置为将选择性接通的模拟测试信号传输到缓冲器104。模拟信号总线103可以是现有的模拟信号传输总线。在最简单的情况下，模拟信号总线103为简单的传输线路。

模拟信号测试电路100还包括缓冲电路104，其输入端与模拟信号总线103连接并且其输出端为模拟测试信号输出端(即模拟测试pad)，所述缓冲电路104被配置为对由模拟信号总线103传输的模拟测试信号进行缓冲和输出。在本实施例中，缓冲电路104包括运算放大器，所述运算放大器的正向输入端与模拟信号总线103连接，其反向输入端通过电阻或电感接地，并且其输出端通过电阻或电感连接到反向输出端并且为模拟测试信号输出端(即模拟测试pad)。在此，“缓冲”是指以低输入阻抗输入和高输出阻抗的方式传输电信号。在此还应当指出，缓冲器可以具有更复杂的结构，其例如对电压进行转换等处理。

下面简述模拟信号测试电路100的工作过程。测试电路100的内部有64个高精度模拟信号来源，通过通道选通信号en_n的选择可以选择1个高精度模拟信号来源接入模拟信号总线103，并通过缓冲电路104输出到输出端。在输出端例如可以通过外接设备、如示波器进行显示、分析。

图2示出了根据本发明的模拟信号测试电路的寄存器的示意图。

如图2所示，模拟信号测试电路100可选地可以包括数字矩阵使能控制寄存器202，所述数字矩阵使能控制寄存器202的输入端与寄存器数据连接并且其输出端连接到通道选通电路102的输入端(en0-en63)，其中数字矩阵使能控制寄存器202被配置为存储寄存器数据。寄存器数据例如可以来自于cpu、如cpu的8位寄存器。通过对接mcu的写寄存器以实现智能控制，可以使测试过程高度智能化和自动化。

图3示出了根据本发明的通道选通电路的一个选择单元300的示意图。

如图3所示，通道选通电路102的选择单元300包括非门not1，其输入端与通道选通信号en_n连接，并且其输出端连接到第一传输门tx1的第一控制端和第二传输门tx2的第一控制端。通道选通信号是指控制选择单元通断的信号。在本实施例中，传输门例如由cmos构成。

选择单元300还包括第一传输门tx1，其输入端与模拟信号输入通道连接，其第一控制端与非门not1的输出端连接，其第二控制端与通道选通信号en_n连接，并且其输出端连接到第二传输门tx2。

选择单元300还包括第二传输门tx2，其输入端与第一传输门tx1连接，并且其输出端连接到模拟信号总线103。

选择单元300还包括mosfet，其栅极与非门not1的输出端连接，其漏极和源极中的一个与第一传输门tx1的输出端连接，另一个接地。

下面简述选择单元300的工作过程。当en_n＝0时，第一传输门tx1、第二传输门tx2都关断或截止，使得该通道中的模拟输入信号不被接通到模拟信号总线103，由此也不会影响到其它模拟信号。在此，mosfet接地，使得附加地保证没有噪声或干扰信号通过第一传输门tx1或第二传输门tx2进入模拟信号总线103。当en_n＝1时，第一传输门tx1、第二传输门tx2都导通，使得模拟输入信号被接通到模拟信号总线103以进行模拟信号测试。此时，mosfet截止，不影响测试过程。

本发明至少具有下列有益效果：(1)排除了各模块之间的相互干扰，因为每个通道在被选择性关断时就被隔离而不能进入模拟信号总线，因此该通道连接的电路的噪声不会引起诸如贯穿电流之类的干扰；(2)由于采用缓冲电路，使得该电路具有足够的驱动能力，例如可以支持所有的模拟信号直接拉到管脚(pad)上面，直接外接示波器进行观测；(3)因为整个模拟测试电路仅需要一个缓冲电路(如运放)，因此该测试电路的成本更低且芯片面积也更小；(4)本测试电路可以方便地直接对接mcu的写寄存器以实现智能控制，因此测试过程可实现高度智能化和自动化。

虽然本发明的一些实施方式已经在本申请文件中予以了描述，但是本领域技术人员能够理解，这些实施方式仅仅是作为示例示出的。本领域技术人员在本发明的教导下可以想到众多的变型方案、替代方案和改进方案而不超出本发明的范围。所附权利要求书旨在限定本发明的范围，并藉此涵盖这些权利要求本身及其等同变换的范围内的方法和结构。