检测阵列基板中电路缺陷的装置及方法与流程

本发明涉及一种显示面板的检测领域，尤指一种检测阵列基板中电路缺陷的装置及方法。

背景技术：

现有的阵列检测(arraytest)方式有三种:其一，采用电子束检测(ebt，electronbeamtest)机台以电子束激发像素电极，同时检测反射的二次电子束的方式得到像素电压，从而通过像素电压确定电路有无缺陷。缺点是每次检测时需抽真空，降低了检测效率，打开真空腔检修机台后，复机需要非常长的时间，也相对降低了生产效率。其二，使用具有ccd的调制器(modulator)与像素电极之间形成电场，从而使液晶分子偏转让光线通过液晶打到反射镜面再反射到ccd中形成像素电压图像。缺点是检测的像素不能太小(受ccd性能影响)，而且调制器的反射镜面采用特殊材料制成容易受微粒影响和刮伤，是一个高成本耗材。第三，全面接触(fullcontact)检测方式通过搭接每条待测线路进行充放电，同时检测电荷和电压的方式来确认线路是否存在缺陷。缺点是随着显示器分辨率(imageresolution)大幅度提升因此待测线路非常多，而测试通道数不够用，例如显示器面板通过多任务器(mux)支持全面接触的使用会占用设计空间和增加缺陷(defect)的风险。

技术实现要素：

本发明的目的之一，在于提供一种检测阵列基板中电路缺陷的装置及方法，利用成熟的半导体工艺以及若干层叠的简单结构，从而实现低成本、高检测效率、高分辨率，以及具有容易维护和更换等优点。

为达到本发明前述目的，本发明提供一种检测阵列基板中电路缺陷的装置，所述阵列基板设置有多个像素电极，所述装置包括多个感测图案及控制处理模块。每一所述感测图案间隔排列设置。所述控制处理模块包括控制芯片和连接所述控制芯片和每一所述感测图案的多根导电线，所述控制处理模块与每一所述感测图案共同组装成一检测探头。当所述检测探头靠近所述阵列基板时，每一所述感测图案与所述阵列基板之间形成电容，通过每一所述像素电极或对每一所述感测图案输出一电性信号，所述控制芯片接收所述电性信号并处理形成电性阵列图形，从而判断异常的点坐标。

在本发明的一实施例中，所述控制芯片还包含提供所述电性信号的信号提供单元和根据所施加的所述电性信号来判断所述阵列基板中电路缺陷的信号处理单元，所述信号处理单元还包括处理所述电性信号的电压计算部和电容计算部，所述电性信号为电压信号或电流信号。

在本发明的一实施例中，所述信号提供单元对每一所述感测图案施加所述电性信号，所述信号处理单元接收所述电性信号，通过所述电容计算部处理并形成所述电性阵列图形，从而判断异常的所述点坐标。

在本发明的一实施例中，当每一所述像素电极进行充电时，每一所述感测图案对应产生电压信号，所述控制芯片接收所述电压信号，通过所述电压计算部处理并形成所述电性阵列图形，从而判断异常的所述点坐标。

在本发明的一实施例中，每一所述感测图案还包括:

硅基板；

金属走线，设置在所述硅基板上；

绝缘层，设置在所述金属走线上，在所述绝缘层上还开设曝露所述金属走线的至少一穿孔；

铟锡氧化物(ito)或金属材质层，间隔的设置在所述绝缘层上，所述铟锡氧化物或所述金属材质层通过所述穿孔接触所述金属走线；及

钝化保护层，设置在所述铟锡氧化物或所述金属材质层上。

在本发明的一实施例中，还包括切割并封装每一所述铟锡氧化物(ito)或所述金属材质层，从而形成每一所述感测图案，其中每一所述感测图案通过每一所述导电线分别电性连接所述至少一穿孔和所述控制芯片，以组装成所述检测探头。

在本发明的一实施例中，所述至少一穿孔数量包括1个或多数个，每一所述导电线个别的电性连接每一所述感测图案。

再者，本发明还提供检测阵列基板中电路缺陷的方法，所述阵列基板设置有多个像素电极，所述方法包括以下步骤:

s10、制备多个感测图案；及

s20、将每一所述感测图案与控制处理模块电性连接并组装成一检测探头，所述控制处理模块包括控制芯片和多根导电线，其中所述控制芯片通过每一所述导电线连接每一所述感测图案；

其中，当所述检测探头靠近所述阵列基板时，每一所述感测图案与所述阵列基板之间形成电容，通过每一所述像素电极或对每一所述感测图案输出一电性信号，所述控制芯片接收所述电性信号并处理形成电性阵列图形，从而判断异常的点坐标。

在本发明的一实施例中，在步骤s10中，每一所述感测图案的制备方法还包括:

s101、提供硅基板；

s102、在所述硅基板上形成金属走线；

s103、在所述金属走线上形成绝缘层，在所述绝缘层上还形成曝露所述金属走线的至少一穿孔；

s104、在所述绝缘层上间隔的形成铟锡氧化物(ito)或金属材质层，所述铟锡氧化物或所述金属材质层通过所述穿孔接触所述金属走线；及

s105、在所述铟锡氧化物或所述金属材质层上形成钝化保护层。

在本发明的一实施例中，在步骤s103中，通过化学汽相沉积(cvd)制作所述绝缘层，在步骤s105后，还包括将每一所述铟锡氧化物(ito)或所述金属材质层进行切割并封装，从而形成每一所述感测图案，其中每一所述感测图案通过每一所述导电线分别电性连接所述至少一穿孔和所述控制芯片，以组装成所述检测探头。

本发明还具有以下功效，通过多个感测图案与各像素电极之间形成电容耦合效应(capacitivecouplingeffect)来检测像素电压，也就是通过对每一感测图案与阵列基板内的金属走线形成的电容充/放电来检测电路异常/断路的情况。本发明的装置与方法有效避免了现有阵列检测(arraytest)设备需真空腔、检测分辨率不高、制造成本高和通道数不够用等众多缺点，实现了快速高分辨率检测阵列基板缺陷(defect)，提高了检测和维护效率。因此，本发明本质上降低了设备成本，突破现有检测设备的局限性，从而通过简单结构达到快速实现检测电路异常的目的。

附图说明

为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明检测阵列基板中电路缺陷的装置的平面示意图；

图2是本发明检测阵列基板中电路缺陷的装置的方块图；

图3是本发明感测图案的横截面示意图；

图4是本发明检测阵列基板中电路缺陷的方法的方块流程图；及

图5是本发明制备感测图案的方块流程图。

具体实施方式

在具体实施方式中提及“实施例”意指结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的不同位置出现的相同用语并非必然被限制为相同的实施方式，而应当理解为与其它实施例互为独立的或备选的实施方式。在本发明提供的实施例所公开的技术方案启示下，本领域的普通技术人员应理解本发明所描述的实施例可具有其他符合本发明构思的技术方案结合或变化。

以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]、[竖直]、[水平]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。

请参照图1及图2所示，图1为本发明检测阵列基板中电路缺陷的装置的平面示意图，图2是本发明检测阵列基板中电路缺陷的装置的方块图。如图所示，本发明提供一种检测阵列基板中电路缺陷的装置，所述阵列基板(图略)设置有多个像素电极(图略)，所述装置包括多个感测图案1及控制处理模块2。在此所指的阵列基板包含但不限于各尺寸(大/中/小)的有机发光二极管(oled，organiclight-emittingdiode)、各尺寸(大/中/小)的发光二极管(lcd)、各尺寸(大/中/小)量子点发光二极管显示(qled，quantumdotslightemittingdiodedisplay)和各尺寸(大/中/小)的微发光二极管(microled)。

每一所述感测图案1间隔排列设置，且每一所述感测图案1例如对应每一所述像素电极，由于电容耦合效应产生对应的电容信号。所述控制处理模块2包括控制芯片21和连接所述控制芯片21和每一所述感测图案1的多根导电线22。所述控制处理模块2与每一所述感测图案1共同组装成一检测探头3。当所述检测探头3靠近所述阵列基板(图略)时，每一所述感测图案1与所述阵列基板之间形成电容，通过每一所述像素电极或对每一所述感测图案1输出一电性信号23，所述控制芯片21接收所述电性信号23并处理形成电性阵列图形(图略)，从而判断异常的点坐标。

如图2所示，所述控制芯片21还包含提供所述电性信号23的信号提供单元211和根据所施加的所述电性信号23来判断所述阵列基板中电路缺陷的信号处理单元212。所述信号处理单元212还包括处理所述电性信号23的电压计算部213和电容计算部214，所述电压计算部213和所述电容计算部214再连接至电脑荧幕(图略)等监视器件上，以显示所述电性阵列图形，从而判断缺陷的点坐标。在此所指的所述电性信号23包含但不限于电压信号或电流信号。

具体而言，当所述检测探头3靠近所述阵列基板，阵列基板对每一所述像素电极进行充电时，每一所述感测图案1对应每一像素电极产生电压信号(即电性信号23)，所述控制芯片21的信号处理单元212接收所述电压信号，通过所述电压计算部213处理并形成所述电性阵列图形，从而判断异常的所述点坐标。

在另一实施例中，当检测探头3靠近阵列基板，信号提供单元212对每一感测图案1施加电流信号(例如对每一感测图案1充电至饱和)时，所述信号处理单元212接收所述电流信号，通过所述电容计算部214处理并形成所述电性阵列图形，从而判断异常的所述点坐标。当发现异常的点坐标时，即可快速找到对应的像素电极，提高了检测和维护效率。

请一并参照图3所示，每一所述感测图案1还包括硅基板11、金属走线12、绝缘层13、至少一穿孔14、铟锡氧化物(ito)或金属材质层15及钝化保护层(未标示)。金属走线12设置在所述硅基板11上。绝缘层13设置在所述金属走线12上，在所述绝缘层13上还开设曝露所述金属走线12的至少一穿孔14。铟锡氧化物(ito)或金属材质层15间隔的设置在所述绝缘层13上，所述铟锡氧化物或所述金属材质层15通过所述穿孔14接触所述金属走线12。钝化保护层设置在所述铟锡氧化物或所述金属材质层15上。

在如图3所示的实施例中，还包括切割并封装每一所述铟锡氧化物(ito)或所述金属材质层15，从而形成每一大小相等且对应每一像素电极的所述感测图案1。每一所述感测图案1通过每一所述导电线22分别电性连接所述至少一穿孔14和所述控制芯片21，以组装成所述检测探头3。如图1所示的穿孔14数量优选为3个，进而降低电阻。然而在次选的实施例中，穿孔14也可为1个，视需要而改变。每一所述导电线21较佳是个别的电性连接每一所述感测图案1。

请一并参照图4所示，本发明还提供检测阵列基板中电路缺陷的方法，所述阵列基板设置有多个像素电极，所述方法包括以下步骤:

s10、制备多个感测图案1；及s20、将每一所述感测图案1与控制处理模块2电性连接并组装成一检测探头3，所述控制处理模块2包括控制芯片21和多根导电线22，其中所述控制芯片21通过每一所述导电线22连接每一所述感测图案1。当所述检测探头3靠近所述阵列基板时，每一所述感测图案1与所述阵列基板之间形成电容，通过每一所述像素电极或对每一所述感测图案1输出一电性信号23，所述控制芯片21接收所述电性信号23并处理形成电性阵列图形，从而判断异常的点坐标。

又如图5所示，在步骤s10中，每一所述感测图案1的制备方法还包括:s101、提供硅基板11；s102、在所述硅基板11上形成金属走线12；s103、在所述金属走线12上形成绝缘层13，在所述绝缘层13上还形成曝露所述金属走线12的至少一穿孔14；s104、在所述绝缘层13上间隔的形成铟锡氧化物(ito)或金属材质层15，所述铟锡氧化物或所述金属材质层15通过所述穿孔14接触所述金属走线12；及s105、在所述铟锡氧化物或所述金属材质层15上形成钝化保护层。因此在本实施例中，每一感测图案1利用成熟的半导体工艺制作而成，实现低成本、高检测效率、高分辨率，以及具有容易维护更换等优点。

在步骤s103中，优选的通过化学汽相沉积(cvd)制作所述绝缘层13。在步骤s105后，还包括将每一所述铟锡氧化物(ito)或所述金属材质层15进行切割并封装，从而形成每一所述感测图案1，其中每一所述感测图案1通过每一所述导电线22分别电性连接所述至少一穿孔14和所述控制芯片21，以组装成所述检测探头3。

本发明通过多个感测图案1与各像素电极之间形成电容耦合效应(capacitivecouplingeffect)来检测像素电压，也就是通过对每一感测图案1与阵列基板内的金属走线12形成的电容充/放电来检测电路异常/断路的情况。本发明的装置与方法有效避免了现有阵列检测(arraytest)设备需真空腔、检测分辨率不高、制造成本高和通道数不够用等众多缺点，实现了快速高分辨率检测阵列基板缺陷(defect)，提高了检测和维护效率。因此，本发明本质上降低了设备成本，突破现有检测设备的局限性，从而通过若干层叠的简单结构，达到快速实现检测电路异常的目的。

综上所述，虽然本发明结合其具体实施例而被描述，应该理解的是，许多替代、修改及变化对于那些本领域的技术人员将是显而易见的。因此，其意在包含落入所附权利要求书的范围内的所有替代、修改及变化。