一种强抗干扰超低功耗的全差分结构微小电容检测芯片的制作方法

本发明涉及微电容检测领域，尤其涉及一种强抗干扰超低功耗的全差分结构微小电容检测芯片。

背景技术：

出于传感器生产制造工艺和成本考虑，应用于应变传感的的电容值很小(约1-10pf)，而由于应变力产生的电容变化更加微小(约0.01-2pf)，因此需要极端精密的检测技术来保证数据的准确性和灵敏度。高精度电容检测的主要思想是把电容变化转化为便于测量的电压或者电流信号，再通过电压或电流的信号放大电路检测信号的变化。一般在传感器芯片中采用开关电容、松弛震荡、电荷放大这三种方法居多。松弛震荡电路结果简单，对待测电容在100pf以下时，板间内电容常会影响测量结果，抗干扰力较差，而且在对微小电容的测量过程中，更容易受到噪声的影响，测试精度上也存在较大的挑战。电荷放大法和开关电容法，都可以抑制杂散电容影响，提高精度，但是这两者都面临两大技术问题：一者，这两种技术的理论依据都是通过开关电路来完成一次对电容充放电过程，从而测算电荷容量。由于mos管的电荷注入(charge-injection)效应，会使测量产pf级别的误差。二者，这两种技术都是将电容值转化为直流电压放大后进行测量，随之产生了放大器温度敏感的零点漂移问题。因此，为解决上述问题，本发明提供这一种强抗干扰超低功耗的全差分结构微小电容检测芯片，具有载波稳定度高、抗干扰性强及精度高的特点。

技术实现要素：

有鉴于此，本发明提出了本发明提供这一种强抗干扰超低功耗的全差分结构微小电容检测芯片，具有载波稳定度高、抗干扰性强及精度高的特点。

本发明的技术方案是这样实现的：本发明提供了一种强抗干扰超低功耗的全差分结构微小电容检测芯片，其包括芯片本体和差分电容传感单元，芯片本体内部设置有相位同步pwm发生器、电容-电压转换电路、锁相同步采样保持器、a/d转换器、a/d控制器和控制逻辑模块；

相位同步pwm发生器产生两路同频反相的pwm波形，并对差分电容传感单元进行激励，产生锁定的相位信号，并将锁定的相位信息传递给a/d控制器和锁相同步采样保持器；

差分电容传感单元为待测微小电容；

电容-电压转换电路将待测微小电容的电容变化值转换为周期变化的差分电压信号；

锁相同步采样保持器锁存指定相位的差分电压信号；

a/d转换器将锁相同步采样保持器锁存的差分电压信号转换为数字信号，并传递给a/d控制器；

a/d控制器控制a/d转换器的工作，接收a/d转换器转换的数字信号，并将数字信号传递给控制逻辑模块；

控制逻辑模块控制电容检测芯片的工作，并根据多次采样的数字信号求平均值；

控制逻辑模块的输出端通过apb总线分别与相位同步pwm发生器的输入端和a/d控制器的输入端电性连接，相位同步pwm发生器的输出端通过差分电容传感单元与电容-电压转换电路的输入端电性连接，相位同步pwm发生器的输出端与电容-电压转换电路的输入端电性连接，电容-电压转换电路的输出端通过锁相同步采样保持器与a/d转换器的输入端电性连接，a/d转换器的输出端与a/d控制器的i/o口电性连接，a/d控制器的输出端通过apb总线与控制逻辑模块电性连接。

在以上技术方案的基础上，优选的，相位同步pwm发生器包括数字计数器；

数字计数器产生正相和负相的两路同频反相pwm波形，并输出到差分电容传感单元；

数字计数器的负相pwm输出端与电容-电压转换电路的输入端电性连接。

进一步有选的，锁相同步采样保持器包括第一模拟开关、第二模拟开关、第一缓冲放大器和第二缓冲放大器；

第一模拟开关的模拟信号输入端与电容-电压转换电路的一路差分信号输出端电性连接，第一模拟开关的数字信号输入端与数字计数器的输出端电性连接，第一模拟开关的输出端通过第一缓冲放大器与a/d转换器的输入端电性连接；

第二模拟开关的模拟信号输入端与电容-电压转换电路的另一路差分信号输出端电性连接，第二模拟开关的数字信号输入端与数字计数器的输出端电性连接，第二模拟开关的输出端通过第二缓冲放大器与a/d转换器的输入端电性连接。

进一步有选的，还包括参考电平发生器；

数字计数器的负相pwm输出端与参考电平发生器的输入端电性连接，参考电平发生器的输出端分别与差分电容传感单元的输出端和电容-电压转换电路的输入端电性连接。

进一步有选的，差分电容传感单元包括待测电容c14和参考电容c13；

待测电容c14的一端与数字计数器的正相pwm输出端电性连接，参考电容c13的一端与数字计数器的负相pwm输出端电性连接，待测电容c14的另一端和参考电容c13的另一端均与电容-电压转换电路的输入端电性连接。

进一步有选的，参考电平发生器包括电阻r1-r5、电容c1-c5和第一运算放大器sgm8536；

数字计数器的负相pwm输出端通过电阻r3分别与电阻r4的一端和电容c1的一端电性连接，电阻r4的另一端分别与电容c3的一端和第一运算放大器sgm8536的5引脚电性连接，电容c1的另一端分别与第一运算放大器sgm8536的6引脚和7引脚电性连接，电容c3的另一端接地，第一运算放大器sgm8536的7引脚通过电阻r2分别与电阻r1的一端和电容c2的一端电性连接，电阻r1的另一端分别与电容c4的一端和第一运算放大器sgm8536的3引脚电性连接，电容c2的另一端分别与第一运算放大器sgm8536的2引脚和1引脚电性连接，电容c4的另一端接地，第一运算放大器sgm8536的1引脚通过电阻r5与待测电容c14的另一端电性连接，电容c5的一端与待测电容c14的另一端电性连接，电容c5的另一端接地，第一运算放大器sgm8536的4引脚接地，第一运算放大器sgm8536的8引脚接电源。

进一步有选的，电容-电压转换电路包括电阻r6-r9、电容c5-c10、单刀双掷开关sgm3157和第二运算放大器sgm8536；

单刀双掷开关sgm3157的com引脚与待测电容c14的另一端电性连接，单刀双掷开关sgm3157的v+引脚通过电阻r6与电源电性连接，电容c6的一端与电源电性连接，电容c6的另一端接地，单刀双掷开关sgm3157的in引脚与数字计数器的负相pwm输出端电性连接，单刀双掷开关sgm3157的in引脚通过电阻r8接地；

单刀双掷开关sgm3157的nc引脚分别与电阻r7的一端、电容c10的一端、电容c7的一端和第二运算放大器sgm8536的6引脚电性连接，电容c10的另一端与第二运算放大器sgm8536的5引脚电性连接，电容c7的另一端和电阻r7的另一端均与第二运算放大器sgm8536的7引脚电性连接，第二运算放大器sgm8536的7引脚与第二模拟开关的模拟信号输入端电性连接，第二运算放大器sgm8536的5引脚与电容c5的一端电性连接；

单刀双掷开关sgm3157的no引脚分别与电阻r9的一端、电容c8的一端、电容c9的一端和第二运算放大器sgm8536的2引脚电性连接，电容c9的另一端与第二运算放大器sgm8536的3引脚电性连接，电容c8的另一端和电阻r9的另一端均与第二运算放大器sgm8536的1引脚电性连接，第二运算放大器sgm8536的1引脚与第一模拟开关的模拟信号输入端电性连接，第二运算放大器sgm8536的3引脚与电容c5的一端电性连接。

在以上技术方案的基础上，优选的，芯片本体内还包括存储模块和串行接口；

控制逻辑模块通过ahb总线与存储模块的输入端电性连接，控制逻辑模块通过apb总线与串行接口电性连接。

本发明的一种强抗干扰超低功耗的全差分结构微小电容检测芯片相对于现有技术具有以下有益效果：

(1)通过设置锁相同步采样保持器可以抑制由系统设计带来的固有的开关噪声；全差分结构降低了放大器温度漂移以及偏置干扰带来的转换噪声；同时降低了a/d转换器的孔径时间，提高a/d转换器的精确度和消除转换时间的不准确性；可以过滤几乎全部的高频谐波分量，获得稳定的直流分量，不需要在电容-电压转换电路后置lpf或者相敏解调单元用以获得稳定直流波形，从而避免了系统性的最大的噪声来源，在成本、功耗、传输延时上都有很大的优势；

(2)通过设置差分电容传感单元为全差分式结构，可以在公共端产生差值电荷，该结构在一定程度上避免了温度湿度电磁环境等非可控因素对传感器的影响。同时，双路反相的并行走线也对杂散的寄生电容起到了很好的抑制作用；(3)通过设置电容-电压转换电路包括pwm同频同相的单刀双掷开关和两路差分放大电路，可以通过单刀双掷开关进行输入切换，使得两路差分放大电路分别放大正半周电荷和负半周电荷。这种结构在很大程度上抵消了放大器固有的噪声和温度漂移，并且将灵敏度扩大了一倍。更为重要的一点，在超低功耗的环境下，一般采用电池供电，电源芯片输出电压往往会随着电池放电逐步降低，这会影响到采样数据的准确性和一致性，而电容-电压转换电路的差动式结构，提供了一种简单可行的数据处理方法，补偿了电池电压下降造成的精度和一致性的损失。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一种强抗干扰超低功耗的全差分结构微小电容检测芯片的结构图；

图2为本发明中差分电容传感单元的电路图；

图3为本发明一种强抗干扰超低功耗的全差分结构微小电容检测芯片中参考电平发生器的电路图；

图4为本发明一种强抗干扰超低功耗的全差分结构微小电容检测芯片中电容-电压转换电路的电路图；

图5为本发明一种强抗干扰超低功耗的全差分结构微小电容检测芯片中锁相同步采样保持器的结构图；

图6为本发明一种强抗干扰超低功耗的全差分结构微小电容检测芯片中锁相同步采样保持器的一般电路图。

具体实施方式

下面将结合本发明实施方式，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。

如图1所示，本发明的一种强抗干扰超低功耗的全差分结构微小电容检测芯片，包括芯片本体和和差分电容传感单元，在芯片本体内部设置有相位同步pwm发生器、电容-电压转换电路、锁相同步采样保持器、a/d转换器、a/d控制器、控制逻辑模块、参考电平发生器、存储模块和串行接口。具体的连接方式为：控制逻辑模块的输出端通过apb总线分别与相位同步pwm发生器的输入端和a/d控制器的输入端电性连接，相位同步pwm发生器的输出端通过差分电容传感单元与电容-电压转换电路的输入端电性连接，相位同步pwm发生器的输出端与电容-电压转换电路的输入端电性连接，电容-电压转换电路的输出端通过锁相同步采样保持器与a/d转换器的输入端电性连接，a/d转换器的输出端与a/d控制器的i/o口电性连接，a/d控制器的输出端通过apb总线与控制逻辑模块电性连接，相位同步pwm发生器的输出端与参考电平发生器的输入端电性连接，参考电平发生器的输出端分别与差分电容传感单元的输出端和电容-电压转换电路的输入端电性连接，控制逻辑模块通过ahb总线与存储模块的输入端电性连接，控制逻辑模块通过apb总线与串行接口电性连接。图1中，多路器相当于一个开关，属于现有技术，在此不再累述。

在本实施例中，从整体上看，全差分结构微小电容检测芯片包括数字部分和模拟部分，其中，数字部分包括相位同步pwm发生器、a/d控制器、控制逻辑模块、存储模块和串行接口，模拟部分为差分电容传感单元、a/d转换器、电容-电压转换电路和锁相同步采样保持器。

在本实施例中，相位同步pwm发生器具有两个功能：一是产生正相和负相的两路同频反相pwm波形，并将同频反相的两路pwm波形输出到差分电容传感单元，用以激励差分电容传感单元；二是产生锁定的相位信息，并将指定相位信息传递给a/d控制器和锁相同步采样保持器。在本实施例中，相位同步pwm发生器包括数字计数器，设置数字计数器的当前计数值为n，第一个信号的正脉冲宽度为t，当n＜t/2时，数字计数器输出pwm高电平，当n＞t/2时，输出pwm低电平，以数字计数器的某个数值为相位参考，在本实施例中，设置相位参考值为p时，当数字计数器的当前计数值等于p，开始锁定，当n＝p时，即锁定保持采样信号，当adc转换完成时，自动解除锁定保持状态，进入跟踪状态。

a/d转换器将指定的差分电压信号转换为数字信号，并传递给a/d控制器。

a/d控制器控制a/d转换器的工作，接收a/d转换器转换的数字信号，并将数字信号传递给控制逻辑模块。

控制逻辑模块对接收的数字信号进行分析；在本实施例中，通过锁相同步采样保持器采样多个正交相位处的电压信号，经a/d转换器转换成数字信号并发送至控制逻辑模块中，控制逻辑模块对多次采样的数字信号进行数字滤波，通过采样正交相位处的数字信号，控制逻辑模块可以精确的计算出差分电压信号的有效值、中位值、峰值等波形参数，从而精确获得电容-电压转换的结果，该结果即为差分电容传感单元的电容变化量。

上位机还通过串行接口发送指令到控制逻辑模块，控制逻辑模块根据指令开启检测逻辑，存储模块存储控制逻辑模块分析处理后的数据，当上位机需要调用该数据时，通过串行接口将数据发送出去。

参考电平发生器产生参考电平，并且可以过滤掉数字计数器同相输成端的高频分量，仅保留直流分量。在本实施例中，参考电平发生器为一个有源四阶巴特沃斯低通滤波器，其截止频率为10khz，如图3所示，参考电平发生器包括电阻r1-r5、电容c1-c5和第一运算放大器sgm8536；具体的连接方式为：数字计数器的负相pwm输出端通过电阻r3分别与电阻r4的一端和电容c1的一端电性连接，电阻r4的另一端分别与电容c3的一端和第一运算放大器sgm8536的5引脚电性连接，电容c1的另一端分别与第一运算放大器sgm8536的6引脚和7引脚电性连接，电容c3的另一端接地，第一运算放大器sgm8536的7引脚通过电阻r2分别与电阻r1的一端和电容c2的一端电性连接，电阻r1的另一端分别与电容c4的一端和第一运算放大器sgm8536的3引脚电性连接，电容c2的另一端分别与第一运算放大器sgm8536的2引脚和1引脚电性连接，电容c4的另一端接地，第一运算放大器sgm8536的1引脚通过电阻r5与待测电容c14的另一端电性连接，电容c5的一端与待测电容c14的另一端电性连接，电容c5的另一端接地，第一运算放大器sgm8536的4引脚接地，第一运算放大器sgm8536的8引脚接电源。在本实施例中，设置pwm高电平为vp，pwm低电平为0，则参考电平发生器的输入端，即电阻r3的一端，输入信号波形为：其中w0是角速度，设置w0＞200khz，t为时间，n代表次数，输入信号经参考电平发生器过滤掉数字计数器同相输成端的高频分量，仅保留直流分量后，参考电平发生器的输出参考电平为：

差分电容传感单元为待测微小电容；在本实施例中，如图2所示，差分电容传感单元包括待测电容c14和参考电容c13；具体的连接方式为：待测电容c14的一端与数字计数器的正相pwm输出端电性连接，参考电容c13的一端与数字计数器的负相pwm输出端电性连接，待测电容c14的另一端和参考电容c13的另一端均与电容-电压转换电路的输入端电性连接。待测电容c14与参考电容c13收到同频反相的pwm波形驱动，从而在公共端产生差值电荷。差分电容传感单元在一定程度上避免了温度、湿度、电磁环境等非可控因素对传感器的影响，同时，双路反相的并行走线也对杂散的寄生电容起到了很好的抑制作用。由于待测电容c14的一端与数字计数器的正相pwm输出端电性连接，参考电容c13的一端与数字计数器的负相pwm输出端电性连接，因此，输入到待测电容c14上的电平为vp，输入到参考电容c13上的电压为0，则在图2中a点处产生的感应电荷为：c14为待测电容c14的容值；在b点处产生的感应电荷为：c13为参考电容c13的容值；在c点处的电荷为：δc即为差分电容传感器的电容变化量，本实施例的主要目的就是求解出δc的数字量。

电容-电压转换电路，将待测微小电容的电容变化值转换为周期变化的差分电压信号。在本实施例中，如图4所示，电容-电压转换电路包括电阻r6-r9、电容c5-c10、单刀双掷开关sgm3157和第二运算放大器sgm8536；具体的连接方式为：单刀双掷开关sgm3157的com引脚与待测电容c14的另一端电性连接，单刀双掷开关sgm3157的v+引脚通过电阻r6与电源电性连接，电容c6的一端与电源电性连接，电容c6的另一端接地，单刀双掷开关sgm3157的in引脚与数字计数器的负相pwm输出端电性连接，单刀双掷开关sgm3157的in引脚通过电阻r8接地，单刀双掷开关sgm3157的nc引脚分别与电阻r7的一端、电容c10的一端、电容c7的一端和第二运算放大器sgm8536的6引脚电性连接，电容c10的另一端与第二运算放大器sgm8536的5引脚电性连接，电容c7的另一端和电阻r7的另一端均与第二运算放大器sgm8536的7引脚电性连接，第二运算放大器sgm8536的7引脚与第二模拟开关的模拟信号输入端电性连接，第二运算放大器sgm8536的5引脚与电容c5的一端电性连接；单刀双掷开关sgm3157的no引脚分别与电阻r9的一端、电容c8的一端、电容c9的一端和第二运算放大器sgm8536的2引脚电性连接，电容c9的另一端与第二运算放大器sgm8536的3引脚电性连接，电容c8的另一端和电阻r9的另一端均与第二运算放大器sgm8536的1引脚电性连接，第二运算放大器sgm8536的1引脚与第一模拟开关的模拟信号输入端电性连接，第二运算放大器sgm8536的3引脚与电容c5的一端电性连接。

如图4所示，差分电容传感单元的c端接入的com端，第二运算放大器sgm8536的1、2和3引脚及其外围电路组成第一路差分放大电路，第二运算放大器sgm8536的5、6和7引脚及其外围电路组成第二路差分放大电路，第一路差分放大电路和第二路差分放大电路的结构和参数相同，单刀双掷开关sgm3157进行输入切换，使得两路差分放大电路分别放大正半周电荷和负半周电荷。这种结构在很大程度上抵消了放大器固有的噪声和温度漂移，并且将灵敏度扩大了一倍，而且差分的电容-电压转换电路是可以抵消单刀双掷开关sgm3157的电荷注入效应。更为重要的一点，在超低功耗的环境下，一般采用电池供电，电源芯片输出电压往往会随着电池放电逐步降低，这会影响到采样数据的准确性和一致性，而上述差动式结构，由于差分电容传感单元的c端接入的com端，可将差分电容传感单元看做是一个开关电容，其开关频率为pwm频率fp，电容值为δc，其等效阻值为：ri＝1/(δc·fp)，单刀双掷开关sgm3157的输入电压为两路差分放大电路的放大倍数为：rf/ri＝rf·fp·δc，rf为电阻r7或电阻r9的阻值，设第一路差分放大电路的输出电压为vo0,则设第二路差分放大电路的输出电压为vo1，则可以看出：vo0+vo1＝vp，vo0-vo1＝vp·rf·fp·δc，可以得出采用上述差动式结构可以实现采样结果与电池电压无关，上述差动式结构补偿了电池电压下降造成的精度和一致性的损失。

锁相同步采样保持器在固定时间点上取出被处理信号的值，把这个信号值放大后存储起来，保持一段时间，以供a/d转换器转换，直到下一个采样时间再取出一个模拟信号值来代替原来的值。在a/d转换器工作期间锁相同步采样保持器一直保持着转换开始时的输入值，因而能抑制由放大器干扰带来的转换噪声，降低a/d转换器的孔径时间，提高a/d转换器的精确度和消除转换时间的不准确性。在本实施例中，如图5所示，锁相同步采样保持器包括第一模拟开关、第二模拟开关、第一缓冲放大器和第二缓冲放大器；具体的连接方式为：第一模拟开关的模拟信号输入端与电容-电压转换电路的一路差分信号输出端电性连接，第一模拟开关的数字信号输入端与数字计数器的输出端电性连接，第一模拟开关的输出端通过第一缓冲放大器与a/d转换器的输入端电性连接；第二模拟开关的模拟信号输入端与电容-电压转换电路的另一路差分信号输出端电性连接，第二模拟开关的数字信号输入端与数字计数器的输出端电性连接，第二模拟开关的输出端通过第二缓冲放大器与a/d转换器的输入端电性连接。锁相同步采样保持器的这种结构在一定程度上也可以消除由锁相同步采样保持器引起的电荷注入效应。由于第一模拟开关和第一缓冲放大器是用于对电容-电压转换电路中的第一路差分放大电路输出的差分电压信号进行相位锁定和保持，第二模拟开关和第二缓冲放大器是用于对电容-电压转换电路中的第二路差分放大电路输出的差分电压信号进行相位锁定和保持，其工作原理和结构相同，因此，在此只介绍第一模拟开关和第一缓冲放大器的结构和工作原理。

第一模拟开关和第一缓冲放大器的结构如图6所示，其中，与门为第一模拟开关，第一缓冲放大器包括缓冲放大器a1和缓冲放大器a2，电容ch为保持电容，采样期间，加到第一模拟开关上的数字信号为低电平，此时第一模拟开关被接通，输入电压vin对电容ch快速充电，第一缓冲放大器输出电压vout跟随vin变化；保持期间，加到第一模拟开关上的数字信号为高电平，此时第一模拟开关被断开，电容ch保持缓冲放大器a2同相输入端电压vc不变，因而输出电压vout＝vc，实现保持恒定。

第一模拟开关和第一缓冲放大器的工作原理为：当第一路差分放大电路输出的差分电压信号稳定后，先断开第一模拟开关，a/d转换器先完成上一次锁定的差分电压转换，再闭合第一模拟开关，根据数字计数器设置的锁相值锁定指定相位，并将锁定的相位值的差分电压信号传输给a/d转换器，同时断开第一模拟开关，a/d转换器完成本次锁定的差分电压转换后，再次闭合第一模拟开关，依次循环，从而完成相位相差半周期的采样。

在本实施例中，锁相同步采样包括同步部分、锁相部分和保持部分三部分，其中，同步部分由数字计数器产生正相和负向两路同频反相pwm波形完成，锁相部分由数字计数器产生的锁相信号完成，保持部分由第一模拟开关和第二模拟开关完成，具体为数字计数器产生正相和负向两路同频反相pwm波形，并输出到差分电容传感单元中，经由差动式电容-电压转换电路产生待测电压，合理选择待测电容c14、参考电容c13、电容c9和电容c10的容值，可令电容-电压转换后的波形接近与pwm同频的三角波。可利用数字计数器的数值作为相位参考，从而直接对三角波进行两次相位差为半周期的采样，以获得有效值。在本实施例中，数字计数器输出两路占空比为50％且相位相反的pwm方波，周期为t，角速度w0，设数字计数器的计数值为p时，参考相位对应的电压信号为vi(t)，以第一模拟开关和第一缓冲放大器为例，参考相位的电压信号vi(t)即为第一模拟开关的数字输入信号，第一模拟开关的数字输入信号电压的傅里叶展开式为：电容-电压转换电路中的第一差分放大电路和第二差分放大电路可等效为有源rc低通滤波电路，我们假设其幅值衰减比例为an，则第一差分放大电路输出信号的傅里叶展开式为：则在t0时刻，采样获得vo0(t0)，vo0(t0)的表达式为：

其中为延时相位。

将锁相值设置为半周期，即为t/2，下一次采样时间为则在t1时刻采样电压值为：

，因此，vo0(t0)+vo0(t1)＝a0×vp，通过两次采样结果相加可以过滤掉输入信号几乎全部谐波高频分量，获得稳定的直流分量，利用这种方法不需要在电容-电压转换电路后置lpf或者相敏解调单元用以获得稳定直流波形，从而避免了系统性的最大的噪声来源。经大量实验对比，锁定相位采样的方法，能提高3-6db的信噪比，功耗更低、成本更小、稳定性更好。

本实施例的工作流程为：系统从串行接口(uart/iic/spi协议)接收上位机指令，并根据指令启动检测逻辑。在设置好检测参数后，启动双路反相pwm对差分结构的电容传感器进行激励，并经由差分式电容-电压转换电路将电容变化值转换为周期变化的差分电压信号。与此同时，将数字计数器的某个数值设为参考相位，将参考相位的信息传递到adc控制器，当数字计数器的当前计数值等于参考相位时，锁相同步采样保持器在指定的相位锁存差分电压信号，供adc采样转换，经过多次具有确定相位关系的采样取值，数字信号模块可以精确的计算出差分电压信号的有效值、中位值、峰值等波形参数，从而精确获得电容-电压转换的结果。最后，数据经过压缩存储在非易失性存储模块上，在上位机需要时通过串行接口发送。

以上所述仅为本发明的较佳实施方式而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。