一种雷达多通道数据采集与实时处理装置的制作方法

本发明属于雷达信号采集与处理处理领域，特别涉及一种雷达多通道数据采集与实时处理装置。
背景技术：
：在大阵列成像雷达、相控阵雷达、分布式雷达系统中，存在多发射接收通道，接收信号具有信号带宽大、脉冲重复频率高等特点，因此其数据采集系统需要具备多通道同步数据采集、高速采集和实时处理的能力。但现有雷达多通道信号采集装置，通常仅完成多通道数据采集、数据存储等功能，线下对录取数据进行处理，限制了多通道雷达系统的应用环境。现有技术中，雷达信号采集装置通过回波下变频单元、中频信号单元和数字信道化单元，实现回波信号的采集和信道数字化，然后通过pcie串行总线传输到电脑进行数据处理。但该装置不具备片上数据实时处理的能力，须通过数据传输在线下完成系统的分析验证，不能满足系统的实时性和高效性。为实现多通道雷达信号的采集，通过模拟前端和串并转换器完成信号采集，然后经过抽取滤波器和fir滤波器的处理，最后通过数据缓冲器和usb控制器，传输到雷达主机。但该装置不具备多通道同步采集功能，不能满足空间谱估计测向等场景。技术实现要素：本发明的目的在于解决现有技术中传统多通道数据采集装置不能完成片上实时处理的不足，提出了一种雷达多通道数据采集与实时处理装置。一种雷达多通道数据采集与实时处理装置，包括八路模数转换器、时钟同步单元、五个实时处理单元、四个存储单元及开关矩阵；所述八路模数转换器平均分布于第一至第四实时处理单元，第一至第四实时处理单元分别接收所述八路模数转换器其中两个通道的数字中频信号；所述时钟同步单元与所述八路模数转换器连接，用于生成差分时钟信号，所述差分时钟信号作为所述八路模数转换器的采样时钟；所述第一至第四实时处理单元分别接收各自两个通道的数字中频信号，进行并行处理，完成数字下变频处理，将数字中频信号转换为基带信号，进行实时处理并将实时处理得到的数据分别传输至所述第一至第四存储单元和开关矩阵；所述第一至第四存储单元分别连接所述第一至第四实时处理单元，用于分别储存所述第一至第四实时处理单元传输的数据；所述开关矩阵分别连接所述第一至第四实时处理单元和第五处理单元，所述第五处理单元控制所述开关矩阵对第一至第四实时处理单元的选通，将实时处理得到的数据通过高速串行总线发送至上位机；所述第五处理单元与所述时钟同步单元连接，用于控制所述时钟同步单元生成差分时钟信号以进行时钟同步。进一步地，所述八路模数转换器中，第一和第二数据采集通道与第一实时处理单元连接，第三和第四数据采集通道与第二实时处理单元连接，第五和第六数据采集通道与第三实时处理单元连接，第七和第八数据采集通道与第四实时处理单元连接；所述八路模数转换器对输入到八个数据采集通道的模拟中频信号进行带通采样处理，使输入的模拟中频信号转换为数字中频信号，并传输至所述第一至第四实时处理单元。进一步地，所述第一至第四实时处理单元中，相邻实时处理单元连接，分别接收两个数据采集通道的数字中频信号，将两个数据采集通道的数字中频信号并行处理后完成下变频处理，将数字中频信号转换为基带信号；所述第一实时处理单元接收第一和第二数据采集通道的基带信号，进行脉冲压缩处理，对脉冲压缩后的数据进行检测，记录超过预设检测阈值的时刻，计算得到目标距离，将第一和第二数据采集通道的基带数据传输至所述第二实时处理单元；所述第二实时处理单元接收所述第一实时处理单元传输的第一和第二数据采集通道的基带数据、第三和第四数据采集通道的基带数据及所述第三实时处理单元传输的第五至第八数据采集通道的基带数据，利用空间谱估计算法确定波达方向，并将第一至第四数据采集通道的基带数据传输至所述第三实时处理单元；所述第三实时处理单元接收所述第二实时处理单元传输的第一至第四数据采集通道的基带数据、第五和第六数据采集通道的基带数据及所述第四实时处理单元传输的第七和第八数据采集通道的基带数据，得到八个数据采集通道的基带数据；所述第四实时处理单元接收第七和第八数据采集通道的基带信号，在时域通过目标回波能量分布的上升沿和下降沿，计算信号时宽，利用快速傅里叶变化，计算信号频域频谱分布，估计信号频谱带宽，计算实测线性调频斜率，完成参数计算，并将第七和第八数据采集通道的基带数据传输至所述第三实时处理单元；所述第一至第四实时处理单元完成数据的实时处理后，分别传输至第一至第四存储单元进行储存，所述第五实时处理单元控制所述开关矩阵，通过高速串行总线将所述第一至第四实时处理单元实时处理得到的数据上传至上位机。进一步地，所述第一至第四实时处理单元中，相邻实时处理单元通过ifdl接口连接。进一步地，所述时钟同步单元包括晶振、鉴相器、环路滤波器、压控振荡器、分频器、时钟管理器及缓冲器，所述晶振、鉴相器、环路滤波器、压控振荡器依次连接，分频器分别连接鉴相器和压控振荡器，压控振荡器连接时钟管理器和缓冲器，所述晶振产生的时钟信号及所述压控振荡器的反馈信号经由所述分频器都输入至所述鉴相器，所述鉴相器将时钟信号和反馈信号的相位差转换为误差电压输出，所述环路滤波器滤除所述误差电压中的高频分量，所述压控振荡器受所述误差电压控制产生补偿相位，经由所述时钟管理器和缓冲器得到四路差分时钟信号，所述差分时钟信号作为所述模数转换器的采样时钟。本发明的有益效果：本发明提供了一种雷达多通道数据采集与实时处理装置，本发明采用雷达多通道数据采集与实时处理装置，各数据采集通道可实现严格同步，采集信号通过高速串行总线完成每片fpga芯片所需数据的互传，实现并行测距、测角、数据回放、参数估计等功能，仅将数据处理结果通过pcie高速串行总线输出，降低了数据传输量，提升了系统处理效率，便于用户验证与数据分析。本装置具有接收通道多、通道间同步延时低、信号处理实时性强、可根据需求定制用户功能等特点，适用于对雷达阵列并行测距、测角、数据回放、参数估计等多功能应用环境。附图说明图1为本发明实施例的雷达多通道数据采集与实时处理装置的结构示意图。图2为本发明实施例的时钟同步单元的结构示意图。图3为本发明实施例的芯片间传输控制图。图4为本发明实施例的发射信号图。图5为本发明实施例的ddc处理结果图。图6为本发明实施例的doa估计结果图。图中：110-模数转换器；120-时钟同步单元；121-晶振；122-鉴相器；123-环路滤波器；124-压控振荡器；125-分频器；126-时钟管理器和缓冲器；130-上位机；210-第一实时处理单元；220-第二实时处理单元；230-第三实时处理单元；240-第四实时处理单元；250-第五实时处理单元；260-开关矩阵；310-第一存储单元；320-第二存储单元；330-第三存储单元；340-第四存储单元。具体实施方式下面结合附图对本发明的实施例做进一步的说明。请参阅图1，本发明提出了一种雷达多通道数据采集与实时处理装置，包括八路模数转换器110、时钟同步单元120、五个实时处理单元、四个存储单元及开关矩阵260。本实施例中，时钟同步单元120为八路数据采集通道提供同步信号，而八路模数转换器110平均分布于第一至第四实时处理单元，对输入到八个数据采集通道的模拟中频信号进行带通采样处理，使输入的八路模拟中频信号在带通采样处理后转换为八路数字中频信号。第一至第四每个实时处理单元处理2个通道数据，完成2个通道数据的并行处理。而第五实时处理单元250则控制第一至第四实时处理单元与开关矩阵260的选通，将实时处理的结果通过高速串行总线发送到上位机130，完成处理结果的交互。具体地：本实施例中，八路模数转换器110(analog-to-digitalconverter，adc)中，第一和第二数据采集通道与第一实时处理单元210连接，第三和第四数据采集通道与第二实时处理单元220连接，第五和第六数据采集通道与第三实时处理单元230连接，第七和第八数据采集通道与第四实时处理单元240连接。本实施例中，八路模数转换器110对输入到八个数据采集通道的模拟中频信号进行带通采样处理，使输入的模拟中频信号转换为数字中频信号，并传输至第一至第四实时处理单元。请参阅图2，本发明的a/d采样时钟同步如图所示。时钟同步单元120包括晶振121、鉴相器122、环路滤波器123、压控振荡器124、分频器125、时钟管理器和缓冲器126，晶振121、鉴相器122、环路滤波器123、压控振荡器124依次连接，分频器125分别连接鉴相器122和压控振荡器124，压控振荡器124连接时钟管理器和缓冲器126。其中，a/d采样时钟由锁相环路产生，首先晶振121产生的时钟信号及压控振荡器124的反馈信号经由分频器125都输入至鉴相器122，鉴相器122将时钟信号和反馈信号的相位差转换为误差电压输出，环路滤波器123滤除误差电压中的高频分量，压控振荡器124受误差电压控制产生补偿相位，使得相位稳定，产生少抖动的基准时钟。由于每个实时处理单元的采样时钟布线长度不尽相同，导致a/d采样时钟不同步，使采样数据不对齐，所以设计了如图2所示的时钟同步电路，经由时钟管理器(digitalclockmanagement，dcm)和缓冲器(buffer)得到四路差分时钟信号，差分时钟信号作为模数转换器110的采样时钟，可弥补由采样时钟到达各片a/d的时钟布线长度不同带来的误差，实现八路a/d的时钟同步。采用上述时钟同步方法，可保证八路a/d采样时钟的同步误差在30ps以内。本实施例中，为了将并行采集的八个通道的数据汇总，采用基于gtx并行转换收发器接口的aurora协议，每个gtx通道的最大传输速率可以达到6.5gbit/s，五个实时处理单元均使用16个gtx收发数据，最大传输速率支持52gbit/s。同时为了保证通道间数据的同步传输，采用如图3所示的时序和同步方式发送接收数据。通过管脚端口信号提供脉冲同步发送接收信号，当数据接收单元检测到有效脉冲信号的上升沿时，数据发送单元将回波所在的通道序号、ram存储数据发送给数据接收单元，接收单元将回波数据存入标记通道的ram；当检测到脉冲下降沿触发信号时，数据接收单元停止数据接收，并进行片上数据处理与结果输出。本实施例中，八路信号经过带通采样后，输入至第一至第四实时处理单元中进行并行处理，首先在实时处理单元内内完成数字下变频处理(digitaldownconverter，ddc)，将数字中频信号转换为基带信号，八个通道ddc结果如图4所示。第一fpga实现目标测距，第二fpga实现波束形成，第三fpga实现数据回放，第四fpga实现参数估计。如图5所示，给出了发射信号的具体形式为s(t)＝exp(-j2πfct2)，载频fc为1ghz，采样率为1.6ghz，采样时长为64μs，带宽为10mhz，目标角度为60°。本实施例中，第一实时处理单元210与第一存储单元310、第二实时处理单元220与第二存储单元320、第三实时处理单元230与第三存储单元330、第四实时处理单元240与第四存储单元340连接，以储存各实时处理单元数据信息。优选地，实时处理单元为现场可编程门阵列(field－programmablegatearray，fpga)。第一至第四实时处理单元中，相邻fpga间通过基于aurora协议的高速ifdl(inter-fpgadatalink)接口实现数据的实时传输。具体地，第一实时处理单元210内，接收通道1、2数据，首先完成数字下变频，通道1、2的基带信号经过脉冲压缩处理，再对脉冲压缩处理后的数据进行cfar检测，记录超过预设检测阈值的时刻，得到回波时延τ1和τ2，通过计算得r1＝cτ1/2，r2＝cτ2/2，再对测距结果进行平均，得到目标距离r＝(r1+r2)/2，完成目标测距。如下表1所示，给出了不同信噪比条件下的测距结果。同时，第一实时处理单元210将通道1、2的数据传输至第二实时处理单元220。信噪比设置距离时宽周期测试结果误差20db2km5μs50μs2.07km3.50％25db3km5μs50μs3.08km2.67％25db5km5μs50μs5.13km2.60％表1不同信噪比条件下的测距结果具体地，第二实时处理单元220接收通道1-8的数据，其中，通道1、2数据来自第一实时处理单元210，通道5-8数据来自第三实时处理单元230。第二实时处理单元220对八路基带信号进行功率谱分析，利用空间谱估计算法估计目标来波方向θk，提取信号辐射源数目n，实现目标波达方向(directionofarrival，doa)估计。如图6所示，给出了doa估计结果，确定波达方向。同时，第二实时处理单元220将通道1-4数据传输至第三实时处理单元230。具体地，第三实时处理单元230接收通道1-8的数据，其中，通道1-4数据来自第二实时处理单元220，通道7、8数据来自第四实时处理单元240。第三实时处理单元230获得八路数据采集通道的基带信号，经过回波去噪处理后，将得到的数据储存到第三存储单元330内，并通过高速串行总线pcie发送到上位机130，实现数据回放功能，同时方便后期的算法验证和测试。具体地，第四实时处理单元240接收通道7、8的数据，在时域，通过判断目标回波能量分布的上升沿及下降沿，计算信号时宽t；再利用快速傅里叶变化，计算信号频域频谱分布，估计信号频谱带宽b，利用测量的信号时宽带宽等参数，计算实测线性调频斜率kr＝b/t，并将上述参数输出至上位机130，完成参数估计功能。如表2所示，给出了不同信噪比条件下的线性调频斜率估计结果。表2不同信噪比条件下的线性调频参数结果第一至第四实时处理单元完成对数据的实时处理。本实施例中，第五实时处理单元250控制其余四个fpga的pcie开关矩阵260的选通，将实时处理的结果通过高速串行总线发送至上位机130，完成处理结果的交互。同时，第五实时处理单元250与时钟同步单元120连接，控制时钟同步单元120的时钟同步。本实施例中，对上述的功能进行实时耗时测量，fpga主时钟工作在200m，数据采集和数字下变频耗时182μs，完成脉冲压缩和cfar检测，实现测距共耗时近120μs，八通道的数据汇聚耗时63μs，完成波达方向估计共耗时434μs，完成时域时宽和频域带宽的估计，实现线性调频斜率计算共耗时170μs，根据以上耗时的实测数据和多块fpga并行处理，验证了该装置片上处理的实时性。本领域的普通技术人员将会意识到，这里的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。当前第1页12