一种测试结构及测试结构的制备方法与流程

本发明实施例涉及显示技术领域，特别涉及一种测试结构及测试结构的制备方法。

背景技术：

在micro-led显示面板加工领域，批量转移技术可实现大批量的micro-led芯片到驱动背板上的高速转移，是降低micro-led显示屏体加工成本和提升工艺良率的关键技术。在实施批量转移前，需要对micro-led芯片阵列进行测试，并采用mapping的方式标定出电学性能良好的芯片。换句话说，批量转移技术需要选择电学性能良好的micro-led芯片进行批量转移，这是保证批量转移实施有效性的前提。现有技术中通过led芯片测试探针对micro-led芯片进行测试。

发明人发现现有技术中至少存在如下问题：led芯片测试探针难以与micro-led芯片上的电极良好接触，从而难以实现micro-led芯片的电性测试。

技术实现要素：

本发明实施方式的目的在于提供一种测试结构及测试结构的制备方法，其能够实现待测芯片电性测试的同时，加工工艺简单。

为解决上述技术问题，本发明的实施方式提供了一种测试结构，包括：基板、位于所述基板上的形变层、位于所述形变层上的第一电极层及电接触结构；所述第一电极层通电时，所述形变层朝远离所述基板表面的方向凸起，以使所述电接触结构朝远离所述基板表面的方向移动。

本发明的实施方式还提供了一种测试结构的制备方法，包括：提供基板；在基板表面形成形变层；在形变层上形成电极层；在电极层上形成电接触结构。

本发明的实施方式相对于现有技术而言，通过在基板上形成形变层，在形变层上形成电第一极层及电接触结构，使得第一电极层通电时，形变层能够向远离基板表面的方向凸起，从而使位于形变层上的电接触结构朝远离基板表面的方向移动，也就是说，在进行待测芯片电性测试时，与待测芯片电极接触的电接触结构能够朝靠近待测芯片电极的方向移动，从而使电接触结构能够与待测芯片的电极良好接触，进而实现待测芯片的电性测试；又由于该测试结构只包括一层电极层，结构并不复杂，从而使得测试结构的加工工艺简单。

另外，所述形变层为压电膜。

另外，所述基板上设有贯穿所述基板的通孔，所述通孔正对所述电接触结构。由于压电膜的厚度非常薄，若完全粘贴在基板上，则在电极层通电时产生形变较为困难，因此，通过在基板上设置正对电接触结构的通孔，使得电接触结构下面的压电膜与基板之间形成了一个类“悬臂梁”的结构，从而使得压电膜需要形变的区域没有基板的阻碍，在电极层通电时，电接触结构下面的压电膜能够发生形变，从而使电接触结构能够向远离基板表面的方向移动，提高了测试结构的可靠性。

另外，所述基板上设有盲孔，所述盲孔正对所述电接触结构。

另外，还包括第二电极层，所述第二电极层位于所述形变层上、所述电接触结构位于所述第二电极层上，所述第一电极层与所述第二电极层同层间隔设置。

另外，所述第一电极层包括两个第一梳齿部，两个所述第一梳齿部均位于所述形变层上，两个所述第一梳齿部通电时，所述形变层朝远离所述基板表面的方向凸起。

另外，所述第二电极层包括第二梳齿部，所述第二梳齿部位于两个所述第一梳齿部之间，所述电接触结构位于所述第二梳齿部上。

另外，所述第二梳齿部到两个所述第一梳齿部之间的距离相等。通过此种方式，使得第二梳齿部处于形变层的中心位置，从而使位于第二梳齿部上的电接触结构在形变层产生形变时位于凸起的最高点处，进而使电接触结构更能与待测芯片的电极良好接触。

另外，所述形变层为n个，所述第一电极层包括2n个第一梳齿部，所述第二电极层包括n个第二梳齿部，每个所述形变层上均有两个所述第一梳齿部及位于两个所述第一梳齿部之间的一个所述第二梳齿部，所述第一梳齿部通电时，所述形变层朝远离所述基板表面的方向凸起，所述电接触结构位于所述第二梳齿部上，其中，n为大于1的整数。通过此种方式，使得在对大批量的待测芯片进行电性测试时，若部分电接触结构未与待测芯片上的电极良好接触，可以继续按压基板直至所有的电接触结构均与电极良好接触，从而确保了待测芯片的大批量电性测试的有效性。

另外，所述电接触结构为金属凸起，所述金属凸起远离所述基板一侧的表面高于所述第一电极层远离所述基板一侧的表面。

另外，在所述在电极层上形成电接触结构之后，还包括：在所述基板正对所述电接触结构的位置开设通孔；所述在电极层上形成电接触结构，具体包括：在所述电极层表面涂覆图形化的光刻胶膜；对所述光刻胶膜进行曝光处理；对曝光后的光刻胶膜进行显影处理；在所述基板上沉积形成金属层；剥离处理所述基板，以形成所述电接触结构。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是根据本发明第一实施方式提供的测试结构的俯视图；

图2是根据本发明第一实施方式提供的测试结构沿aa`方向的剖视图；

图3是根据本发明第二实施方式提供的测试结构的俯视图；

图4是根据本发明实施方式提供的测试结构的制备方法的流程图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本发明而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本发明所要求保护的技术方案。

本发明的第一实施方式涉及一种测试结构100，具体结构如图1及图2所示，包括：

基板1、位于基板1上的形变层2、位于形变层2上的第一电极层31及电接触结构4；第一电极层31通电时，形变层2朝远离基板1表面的方向凸起，以使电接触结构4朝远离基板1表面的方向移动。

本发明的实施方式相对于现有技术而言，通过在基板1上形成形变层2，在形变层2上形成第一电极层31及电接触结构4，使得第一电极层31通电时，形变层2能够向远离基板1表面的方向凸起，从而使位于形变层2上的电接触结构4朝远离基板1表面的方向移动，也就是说，在进行待测芯片电性测试时，与待测芯片电极接触的电接触结构4能够朝靠近待测芯片电极的方向移动，从而使电接触结构4能够与待测芯片的电极良好接触，进而实现待测芯片的电性测试；又由于测试结构100只包括位于基板一侧的第一电极层31，结构并不复杂，从而使得测试结构100的加工工艺简单。需要说明的是，本实施方式中第一电极层31的材质可以为铝、钼、钛、铜等；电接触结构的材质可以为金、金锡合金、锡、铟、银锡合金等，电接触结构的厚度范围在1至20微米之间，优选为10至15微米之间，例如10.5微米、11微米、12微米、13微米、14毫米等。

下面对本实施方式的测试结构100的实现细节进行具体的说明，以下内容仅为方便理解提供的实现细节，并非实施本方案的必须。

本实施方式中，形变层2为压电膜。压电膜具有质量轻、高弹性、高柔顺性等特点，可以加工成特定的形状，压电膜在粘贴在基板1上时，对基板1的结构几乎不产生影响，当压电膜承受一定方向的外力或变形时，压电膜的表面会产生一定的电荷，即压电效应。可以理解的是，压电膜既可以在受一定方向的外力或变形时产生电荷，也能在其表面通电时发生形变，换句话说，当位于压电膜上的第一电极层31通电时，压电膜的表面会产生一定的电荷，而此时压电膜会发生形变，可以理解的是，压电膜的形变发生在两个通电电极之间，形变量最大的点在两个通电电极连线的中点，且压电膜的形变量由两个通电电极之间的电压差决定，通电电极之间的电压差越大，则压电膜的形变量越大，如压电膜通电电极的电压差为15伏的压电膜形变量大于电压差为10伏的压电膜形变量。压电薄膜可以是压电陶瓷、高分子等材料。

需要说明的是，为了使压电膜能够朝远离基板1表面的方向凸起，可以经由第一电极层31向压电膜通正向电压或反向电压。在向压电膜通电压时，不同材质的压电膜凸起的方向可能会不相同，如同样向压电膜通正向电压，某些材质的压电膜会朝远离基板1表面的方向凸起，将该方向定义为凸起方向，另一些材质的压电膜则可能会朝与凸起方向相反的方向凹陷，因此，本实施方式中可以预先对压电膜的凹凸方向进行测试，即向压电膜分别通正向电压和反向电压，以便于得知在通何种电压时压电膜能够朝远离基板1表面的方向凸起。

具体的说，本实施方式中的压电膜在垂直于基板1的正投影面内呈矩形，通过此种结构的设计，使得矩形状压电膜在产生形变后，能够形成规则的拱桥状，从而使位于该拱桥状压电膜上的电接触结构4更易于与待测芯片的电极接触，可以理解的是，本实施方式并不对压电膜的形状做具体限定，压电膜还可以为圆形、平行四边形等其他形状，均能实现本实施方式的技术效果。更具体的，该矩形的长度范围为0.2毫米至1毫米，宽度范围为0.02毫米至0.1毫米。本领域技术人员可以理解，本实施方式设置形变层2的目的在于使形变层2能够朝远离基板1表面的方向凸起，因此形变层2为压电膜仅是实现该目的的一种实施例，其他能够在第一电极层31通电时产生形变的结构均在本实施方式的保护范围之内。

值得一提的是，本实施方式的基板1上设有贯穿基板1的通孔10，通孔10正对电接触结构4。可以理解的是，通孔10正对电接触结构4即表明在垂直于基板1的正投影面内，电接触结构4位于通孔10中，优选的，电接触结构4位于通孔10的中心轴线上。由于压电膜的厚度非常薄，若完全粘贴在基板1上，则在第一电极层31通电时产生形变较为困难，因此，通过在基板上设置正对电接触结构4的通孔10，使得电接触结构4下面的压电膜与基板之间形成了一个“悬臂梁”的结构，从而使得压电膜需要形变的区域没有基板的阻碍，在第一电极层31通电时，电接触结构4下面的压电膜能够发生形变，从而使电接触结构4能够向远离基板1表面的方向移动，提高了测试结构100的可靠性。可以理解的是，本实施方式中并不对通孔10的孔径作具体限定，只需确保压电膜的两端位于基板1上即可，本实施方式中压电膜的长度范围在0.5至5毫米之间，优选地2至3毫米，例如2.25毫米、2.5毫米、2.75毫米等，压电膜的一端与基板1的接触长度在20至100微米之间，优选50-70毫米，例如55毫米、60微米、65毫米等。

可以理解的是，在另一个可行的实施例中，基板1上设有盲孔，盲孔正对电接触结构4。可以理解的是，盲孔正对电接触结构4即表明在垂直于基板1的正投影面内，电接触结构4位于盲孔中，优选的，电接触结构4位于盲孔的中心轴线上。盲孔是具有一定深度的不贯穿基板1的导通孔，也就是说，此时的压电膜完全位于基板1的表面，而电接触结构4下面的压电膜所对应的基板1区域厚度要小于基板1其他区域的厚度，因此，在向压电膜通电时，由于较薄的基板1抗弯折能力较弱，因此压电膜能够带动较薄的基板1一起形变，即电接触结构4下面的压电膜也能够发生形变，值得一提的是，本实施方式中可以采用柔性材质的基板1，柔性材质的基板1自身即可在一定形变范围内发生形变，从而使基板1上的压电膜通电时更易于发生形变。

具体的说，还包括第二电极层32，第二电极层32位于形变层2及电接触结构4之间。可以理解的是，第二电极层32通电后，位于第二电极层32上的电接触结构4即可对待测芯片进行电性测试，值得一提的是，本实施方式中并不限定电接触结构4必须通过通电的方式才能实现待测芯片的电性测试，其他能够让电接触结构4进行电性测试的方式(如光照、加热等)均在本实施方式的保护范围之内。

需要说明的是，如图1所示，第一电极层31包括两个第一梳齿部311，两个第一梳齿部311均位于形变层2上，两个第一梳齿部311通电时，形变层2朝远离基板1表面的方向凸起。进一步的，第二电极层32包括第二梳齿部321，第二梳齿部321位于两个第一梳齿部311之间，电接触结构4位于第二梳齿部321上。

优选地，第二梳齿部321与两个第一梳齿部311之间的间距相等。由于形变层2产生形变时，形变层2的中心位置为与基板表面距离最远的位置，即凸起的最高点，通过此种方式，使得第二梳齿部321处于形变层2的中心位置，从而使位于第二梳齿部321上的电接触结构4在形变层2产生形变时位于凸起的最高点处，进而使电接触结构4更能与待测芯片的电极良好接触，避免了电接触结构4不位于凸起最高点，使得电接触结构4与待测芯片的电极接触时，形变层2的最高点会与待测芯片的其他结构接触，从而导致待测芯片的电性测试受到影响的情况的发生。

本发明的第二实施方式涉及一种测试结构200，本实施方式与第一实施方式大致相同，主要区别之处在于，如图3所示，本实施方式中的形变层2为n个(本实施方式的图2中n的取值为4)，第一电极层31包括2n个第一梳齿部311，第二电极层32包括n个第二梳齿部321，每个形变层2上均有两个第一梳齿部311及位于两个第一梳齿部311之间的一个第二梳齿部321，第一梳齿部311通电时，形变层2朝远离基板1表面的方向凸起，电接触结构4位于第二梳齿部321上，其中，n为大于1的整数。

也就是说，位于基板1上的形变层2有多个，且在x方向依次排列的多个形变层2共用一个第一电极层31及一个第二电极层32，位于形变层2上的电极层均为由x方向的电极层延伸出来的、方向与y方向一致的电极层(即第一电极层31和第二电极层32的梳齿部)，因此，通过此种方式能够进一步简化了测试结构100的加工工艺；此外，还可以根据待测芯片的数量和排布方式，在基板1上形成与待测芯片相适应的形变层2，由于形变层2在电性测试过程中会凸起，且凸起后仍然是具有形变能力的(即可以向靠近基板1的方向凹陷)，因此在对大批量的待测芯片进行电性测试时，若部分电接触结构4未与待测芯片上的电极良好接触，可以继续按压基板1直至所有的电接触结构4均与电极良好接触，从而确保了待测芯片的大批量电性测试的有效性，消除了由于led芯片结构设计、晶圆翘曲、工艺波动等因素导致的led或micro-led电极高度不一致条件下的探针虚接和测试不准确的问题。

在另一个可行的实施例中，无论是沿x方向排列的形变层2还是沿y方向排列的形变层2对应的第一电极层31及第二电极层32均不是电连接的，也就是说，每个形变层2均对应一个单独的不与其他第一电极层31电连接的第一电极层31及一个单独的不与其他第二电极层32电连接的第二电极层32，通过此种方式，可以单独控制对应形变层2的第一电极层31的电压，从而控制不同形变层2的形变量，进而可以更好的针对晶圆中芯片高度不一的芯片进行检测，如高度较高的芯片可以控制第一电极层31的电压较小，使得与该第一电极层31对应的形变层2的形变量较小，形变层2凸起的高度较低；高度较低的芯片可以控制第一电极层32的电压较大，使得与该第二电极层32对应的形变层2的形变量较大，形变层2凸起的高度较高。

具体的说，电接触结构4为金属凸起，金属凸起的上表面高于第二电极层32的表面。为了便于理解，下面对本实施方式中测试结构100的具体测试过程进行详细说明：

向位于压电膜上的两个第一梳齿部311通电，使压电膜表面带电荷，从而使压电膜朝远离基板1表面的方向凸起，进而使金属凸起与待测芯片的电极良好接触，向第二梳齿部321通电，使得第二梳齿部321上的金属凸起能够对待测芯片进行电性测试。

本发明的实施方式提供一种测试结构的制备方法，本实施方式的核心在于在基板表面形成形变层；在形变层上形成电极层；在电极层上形成电接触结构，电极层包括通电时带动形变层朝远离基板表面的方向凸起的第一电极层，以使电接触结构朝远离基板表面的方向移动从而在能够实现待测芯片电性测试的同时，加工工艺简单。下面对本实施方式的测试结构的制备方法的实现细节进行具体的说明，以下内容仅为方便理解提供的实现细节，并非实施本方案的必须。

本实施方式的具体流程如图4所示，包括：

s201：在基板表面形成形变层。

关于步骤s201，具体的说，基板的材质可以为单晶硅或玻璃，本实施方式中的形变层可以为压电薄膜，在基板上沉积压电薄膜并进行图形化加工，压电薄膜可以是压电陶瓷或者高分子，图形化压电薄膜的方式可以是光刻加干法或湿法刻蚀。

s202：在形变层上形成电极层。

关于步骤s202，具体的说，在压电薄膜上沉积金属并光刻加工形成金属电极图形。本实施方式中仅需在压电薄膜上沉积一层电极层即可，使得测试结构的制备方法更加简单。

s203：在电极层上形成电接触结构。

关于步骤s203，具体的说，本实施方式中的电接触结构可以通过金属剥离工艺生成，即在图形化后的电极层上形成电接触结构可以为：在所述电极层表面涂覆图形化的光刻胶膜；对所述光刻胶膜进行曝光处理；对曝光后的光刻胶膜进行显影处理；在所述基板上沉积形成金属层；剥离处理所述基板，以形成所述电接触结构。金属剥离工艺的优点是可获得亚微米图形，而且边缘陡直，图形尺寸精确，它克服了晶体管、集成电路工艺中常用的光刻腐蚀法的缺点。值得一提的是，本实施方式的电接触结构还可以是一个微测试系统，微测试系统中存在凸点与待测芯片的电极接触，从而实现待测芯片的电性测试。

s204：在基板正对电接触结构的位置开设通孔。

关于步骤s204，具体的说，本实施方式可以采用从基板背面光刻加刻蚀的方法，在基板正对形变层的位置开设通孔，刻蚀方法可以是干法刻蚀或湿法刻蚀。通孔的尺寸小于图形化后的形变层的尺寸。由于压电膜的厚度非常薄，若完全粘贴在基板上，则在电极层通电时产生形变较为困难，因此，通过在基板上设置正对电接触结构的通孔，使得电接触结构下面的压电膜与基板之间形成了一个类“悬臂梁”的结构，从而给压电膜预留了足够的形变空间，使得电极层通电时，压电膜能够发生形变，提高了测试结构的可靠性。

值得一提的是，本实施方式中的测试结构是采用微机电系统(mems,micro-electro-mechanicalsystem)制造工艺加工而成的高密度微米级弹性探针，mems制造工艺是下至纳米尺度，上至毫米尺度微结构加工工艺的通称，以光刻、外延、薄膜淀积、氧化、扩散、注入、溅射、蒸镀、刻蚀、划片和封装等为基本工艺步骤来制造复杂三维形体的微加工技术，因此，通过该工艺加工出来的高密度微米级弹性探针能够实现电极尺寸小、表面结构复杂存在高低起伏的micro-led器件的电性测试。

本发明的实施方式相对于现有技术而言，通过在基板上形成形变层，在形变层上形成第一电极层及电接触结构，使得第一电极层通电时，形变层能够向远离基板表面的方向凸起，从而使位于形变层上的电接触结构朝远离基板表面的方向移动，也就是说，在进行待测芯片电性测试时，与待测芯片电极接触的电接触结构能够朝靠近待测芯片电极的方向移动，从而使电接触结构能够与待测芯片的电极良好接触，进而实现待测芯片的电性测试；又由于该测试结构只包括一层电极层，结构并不复杂，从而使得测试结构的加工工艺简单。

本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。