提高探测信号保真度控制系统及方法、探头、逻辑分析仪与流程

本发明属于数字电路调试仪器技术领域，尤其涉及一种提高探测信号保真度控制系统及方法、探头、逻辑分析仪。

背景技术：

目前，业内常用的现有技术是这样的：逻辑分析仪是数字电路调试中常用的一种重要仪器；可以采集、存储多路数字信号，并将这些信号的时序波形在显示器上直观地显示出来进行分析；数字电路的开发和测试人员可以用逻辑分析仪对自己的电路进行精确的状态、时序分析，以检测、分析电路设计(硬件设计和软件设计)中的错误，从而迅速地定位、解决问题。逻辑分析仪主要由探头和主机部分构成。根据需要同时测试的信号数量可以选择不同通道数的主机和探头，根据需要测试信号的快慢可以选择不同采样速率的主机和不同带宽的探头。探头：用于连接被测信号和逻辑分析仪器主机，根据具体应用可以配备不同的探头连接器形式。有单端探头也有差分探头。探头的选择是测量信号的第一个环节，使用一个不合适的或者不良的探头会影响测量结果，因此要确保探头对被测回路的影响需要注意如下几点：1)测量线的形式；2)测量带宽；3)振铃及线间串扰：逻辑分析仪的输入通道数通常是多个，当测量多根信号线时，由测量线引入的振铃及串扰不容忽视；4)探头的耐用性等多个方面。在高速数字信号采集中，逻辑分析仪的探测方法扮演着重要的角色，关键是要提供最高保真度的探头探测信号方案。

现有技术一般普通探头是chi输入信号1直接输入给主机fpga，没有进行信号处理，或者部分探头增加了比较电路，但是还是存在连接线长度等限制的问题。为了可靠的电气连接，有三种方式可选择：短线探测,阻尼电阻探测,电阻匹配探测：1短线探测会增加电容负载。举例：探头电容负载是0.7pf，连接短线是50ω微带线(c＝3pf/in)，长度1英寸。则整个探头的电容负载是3.7pf，这个短线是电容负载的主要部分。被测系统可容忍的负载电容是多少呢，需要参考被测电路的系统上升时间，一般规则：短线的电气长度<系统上升时间的20％。一个允许短线长度的计算例子：pcb传输延迟：150ps/in；系统上升时间：500ps；则最大电气长度：0.2x500ps＝100ps；则最大短线长度：(100ps)/(150ps/in)＝0.67in。2如果没法减小短线长度，可以试着用阻尼电阻探测的方式。阻尼电阻有2个作用：隔离来自短线的电容，消减来自短线的反射。阻尼电阻阻值大小的一般规则：目标阻抗的2.5倍；但是不同的目标，其阻抗是不一致的，一种阻尼电阻探测探头无法兼顾所有探测目标。3电阻匹配探测也同样存在阻尼电阻探测的方式的难题。

综上所述，现有技术存在的问题是：探头包含寄生电容和电感。寄生参数会减小探头带宽和导致信号反射:导致这种探头在高带宽信号测量领域无法测量或者测量失真，此种探头的使用范围或者领域比较窄小。需要在被测电路接收端和探头尖处考虑信号完整性探头带宽被降低主要来自2个方面：探头电容和探头与目标连接的连线的电容；探头导致信号反射的原因是4个方面：探头电容和电感；探头在被测总线上的探测位置；总线的拓扑结构；探头和目标间连线的长度。

解决上述技术问题的难度：连接线之间的屏蔽性不容易解决或者说解决成本过高,解决信号反射问题的难度相应增加。连接线长度不能过长，长度越长寄生参数越大，信号保真度越差，带宽越低；由于线长不够很多测试场地使用不方便。

解决上述技术问题的意义：1.比普通探头测量探头的带宽更高及保真度也有了改善；2.使用范围及测量领域的限制也相应减少；3.相比其他改善方式，此种方式的成本相对比较低。

技术实现要素：

针对现有技术存在的问题，本发明提供了一种提高探测信号保真度控制系统及方法、探头、逻辑分析仪。

本发明是这样实现的，一种提高探测信号保真度控制系统，所述提高探测信号保真度控制系统设置有：

输入比较电路模块，与输入增强驱动电路及单端转差分电路模块连接，用于对输入信号y与设定的门限电平进行比较；

输入增强驱动电路及单端转差分电路模块，通过type-c方式与主机连接，用于将输入信号进行增强传递给驱动电路，驱动电路将信号转化为差分信号；

主机，用于在时钟脉冲控制下进行采样，被采样的信号按顺序存储在存储器中；

arm处理器，与type-c的d+端点连接，用于采集type-c的d+端点传输的数据识别插入第几路端口并控制其相应指示灯指示。

进一步，所述提高探测信号保真度控制系统对type-c接口pin脚定义：

4对rx/tx作为差分数据线使用；4个vbus作为电源线使用；4个gnd作为地使用。

进一步，所述提高探测信号保真度控制系统的cc1与cc2分别下拉不同阻值的电阻用于分压使用。

本发明的另一目的在于提供一种运行所述提高探测信号保真度控制系统的提高探测信号保真度控制方法，所述提高探测信号保真度控制方法包括：

步骤一，输入信号在比较器中与设定的门限电平进行比较，大于门限电平值的信号在相应的线上输出高电平，反之输出低电平。chi输入信号1：被测信号输入及叠加偏移电压部分，叠加了电压的信号经过电阻电容网络输出给输入比较电路模块2，由输入比较电路模块2的门限去进行比较，然后输出高低电平。

步骤二，经比较整形后的信号传给驱动电路，驱动电路转化为差分信号后经过type-c传输给主机采样器。输入比较电路模块2输出的电平传给输入增强驱动电路及单端转差分电路模块3，由输入增强驱动电路及单端转差分电路模块3进行单端转差分并对信号加大驱动能力，然后通过type-c连接传给主机。

步骤三，主机采样器在时钟脉冲控制下进行采样；主机4，不是本探头的一部分,而本探头是主机4的配套器件。

步骤四，样本数据存在存储器中，得到显示命令后，按照先后顺序逐一读出信息，进行被测量的显示；并且输入比较器的比较阈值可调。

进一步，所述采样包括：用时钟脉冲的前沿和后沿进行采样；利用时钟脉冲产生窄脉冲，并一直保持到下一个时钟脉冲，用新生成的脉冲进行采样的称为锁存方式，被采样的信号按顺序存储在存储器中。

本发明的另一目的在于提供一种安装有所述提高探测信号保真度控制系统的探头。

本发明的另一目的在于提供一种通过探头连接器与所述探头连接的逻辑分析仪。

综上所述，本发明的优点及积极效果为：采用通用规格type-c线，与传统探头定制连接线相比，极大的降低了成本；连接线的长度由type-c线的长度决定，一些场合需要加长连接线长度，则购买个长的type-c线就可以，不用担心带宽等问题；支持热插拔；使用type-c线与主机连接的方式，正插反插都可以正常工作，使用户操作起来更方便；输入比较电路与被测电路之间的连线距离短，屏蔽性好，寄生感抗容抗等低的多，可以测量的信号带宽有了很大的提高；探头输出端采用了增强驱动的电路及差分输出方式，探头及主机之间连线可以加长一定的距离，也不会出现测试失真等问题；测试门限可调；探头上有指示灯指示探头插入接口的位置；比如探头插入第一路接口，则探头上第一个指示灯亮；比如探头插入第二路接口，则探头上第二个指示灯亮。

本发明不存在与主机连线长度及阻抗匹配等方面的问题；被测目标信号到主机不会出现测试失真等问题，且不同长度的type-c线也容易购买，不会带来太多成本压力及技术问题。

附图说明

图1是本发明实施例提供的提高探测信号保真度控制系统结构示意图。

图2是本发明实施例提供的提高探测信号保真度控制方法流程图；

图中：1、chi输入信号；2、输入比较电路模块；3、输入增强驱动电路及单端转差分电路模块；4、主机；5、arm处理器。

图3是本发明实施例提供的chi输入信号的电路连接示意图。

图4是本发明实施例提供的输入比较电路模块的电路连接示意图。

图5是本发明实施例提供的输入增强驱动电路及单端转差分电路模块的电路连接示意图。

图6是本发明实施例提供的arm处理器的电路连接示意图。

图7是本发明实施例提供的type_c连接部分的电路连接示意图。

图8是本发明实施例提供的led指示部分的电路连接示意图。

图9是本发明实施例提供的当插入第一接口时，探头上led1亮示意图。

图10是本发明实施例提供的当插入第二接口时，探头上led2亮示意图。

图11是本发明实施例提供的当插入第三接口时，探头上led3亮示意图。

图12是本发明实施例提供的当插入第四接口时，探头上led4亮示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

下面结合附图对本发明的工作原理作详细的描述。

如图1所示，本发明实施例提供的提高探测信号保真度控制系统包括：chi输入信号1、输入比较电路模块2、输入增强驱动电路及单端转差分电路模块3、主机4、arm处理器5。

输入比较电路模块2，与输入增强驱动电路及单端转差分电路模块3连接，利用比较器对输入信号y与设定的门限电平进行比较，大于门限电平值的信号在相应的线上输出高电平，反之输出低电平；

输入增强驱动电路及单端转差分电路模块3，通过type-c方式与主机连接，将输入信号进行增强传递给驱动电路，驱动电路将信号转化为差分信号。

主机4，在时钟脉冲控制下进行采样，采样有两种方式：①利用时钟脉冲的前沿和后沿进行采样的称为采样方式；②利用时钟脉冲产生窄脉冲，并一直保持到下一个时钟脉冲，用这种新生成的脉冲进行采样的称为锁存方式。被采样的信号按顺序存储在存储器中。

arm处理器5，与type-c的d+端点连接，采集type-c的d+端点传输过来的数据识别其插入第几路端口并控制其相应指示灯指示。

如图2所示，本发明实施例提供的提高探测信号保真度控制方法包括以下步骤：

s101：被测试信号经过测试线传给本探头；输入信号在比较器中与设定的门限电平进行比较，大于门限电平值的信号在相应的线上输出高电平，反之输出低电平；

s102：经比较整形后的信号传给驱动电路，驱动电路转化为差分信号后经过type-c传输给主机采样器；

s103：主机采样器在时钟脉冲控制下进行采样，采样有两种方式：①利用时钟脉冲的前沿和后沿进行采样的称为采样方式；②利用时钟脉冲产生窄脉冲，并一直保持到下一个时钟脉冲，用这种新生成的脉冲进行采样的称为锁存方式，被采样的信号按顺序存储在存储器中；

s104：样本数据存在存储器中，得到显示命令后，按照先后顺序逐一读出信息，按设定的显示方式进行被测量的显示；并且输入比较器的比较阈值可调；

s105：通过arm处理器采集type-c的d+端点传输过来的数据来识别其插入第几路端口并控制其相应指示灯指示。

本发明实施例提供的逻辑探头对type-c接口pin脚做出了新的功能定义：

4对rx/tx作为差分数据线使用；

4个vbus作为电源线使用；

4个gnd作为地使用；

cc1与cc2分别下拉不同阻值的电阻用于分压使用，通过cc1与cc2的电压值来判断type-c时正插还是反插；d+端点的电压用于区分type-c插入了主机上的第几个接口，进而用led显示出来；2个d-用于作为程序烧录的备用口。

表1是type-c的pin规定：

cc1,cc2是type-c里面的两个pin的名称

通过cc1与cc2的电压值判断type-c时正插还是反插；

d+端点的电压区分type-c插入主机上的第几个接口，用led显示出来；2个d-用于作为程序烧录的备用口。

下面结合具体实施例对本发明的技术方案作进一步的描述。

1.当插入第一接口时，探头上led1亮：如图9所示。

2.当插入第二接口时，探头上led2亮：如图10所示。

3.当插入第三接口时，探头上led3亮：如图11所示。

4.当插入第四接口时，探头上led4亮：如图12所示。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。