链路的检测方法及装置、电子设备、计算机可读介质与流程

本公开实施例涉及电子技术领域，特别涉及一种链路的检测方法及装置、电子设备、计算机可读介质。

背景技术：

随着移动通信中的信道容量的不断扩增加，无线通讯系统产品的处理能力越来越高，系统侧单板的复杂度、板上链路的吞吐量、板上关键器件的集成度也越来越高，在印刷线路板(printedcircuitboard，pcb)的设计中或单板焊接工艺中都遇到了极大的挑战。高速链路由于其传输时间较短，受链路阻抗不连续影响更加明显，例如，在高速链路中若存在短路、开路、虚焊、充锡率不足等问题时，会严重影响高速链路的数据传输。

当前关于高速链路的检测方法主要有以下几种方法：1)使用高速示波器直接测量芯片管脚上的信号，此方法虽能具体定位到具体是哪一端出现的异常，但是此方法要求维修人员对高速示波器及高速信号的处理有一定基础，且高速示波器及其探头的维护成本较高；2)采用联合测试工作组(jointestactiongroup，jtag)端口，或，函数测试版(functionaltest，ft)等方式进行测试，这两种测试方法通常可以定位到故障的链路，但无法具体定位到是链路的哪一端的焊接出现异常而导致的故障；3)使用基于5d的x射线(x-ray)技术，以及后期处理实现球栅阵列结构(ballgridarray，bga)的pcb板卡的虚焊检测，此方法要求有一台昂贵巨大的x-ray检测台，成本高。上述几种方法都无法对高速链路的焊接质量进行快捷的检测，无法满足批量生产中的可持续性和可测试性要求。

技术实现要素：

本公开实施例提供一种链路的检测方法及装置、电子设备、计算机可读介质。

第一方面，本公开实施例提供一种链路的检测方法，具体包括：根据接收到的控制信号，确定待进行测试的数据模块，并将该数据模块的测试端口与采样端口连通；通过采样端口获取与该采样端口连通的测试端口所反馈的测试数据；将测试数据与预先存储的基准数据进行比对，以确定被测试的数据模块中的链路是否存在故障。

在一些实施例中，数据模块包括发送模块和接收模块；根据接收到的控制信号，确定待进行测试的数据模块步骤，包括：当接收到的控制信号为发送端检测控制信号时，则将发送模块确定为待进行测试的数据模块；当接收到的控制信号为接收端检测控制信号时，则将接收模块确定为待进行测试的数据模块。

在一些实施例中，采样端口包括时钟信号端和数据信号端；根据接收到的控制信号，确定待进行测试的数据模块，并将该数据模块的测试端口与采样端口连通步骤，包括：根据接收到控制信号，确定待进行测试的数据模块，将时钟信号端与该数据模块的时钟信号的源端连接，将数据信号端与该数据模块的数据信号的源端连接。

在一些实施例中，测试数据包括时钟信号和测试数据波形；将测试数据与预先存储的基准数据进行比对，以确定被测试的数据模块中的链路是否存在故障步骤，包括：使用时钟信号对测试数据波形进行采样，获得测试数据波形的幅度；根据测试数据波形的幅度和预先存储的幅度预设区间，判断数据模块对应的链路是否存在故障。

在一些实施例中，根据测试数据波形的幅度和预先存储的幅度预设区间，判断数据模块对应的链路是否存在故障步骤，包括：若确定测试数据波形的幅度的变化值在幅度预设区间内，则确定数据模块对应的链路无故障；否则，确定数据模块对应的链路存在故障。

在一些实施例中，故障，包括：电路开路、短路、虚焊或充锡量不足中的任意一种。

第二方面，本公开实施例提供的一种链路检测装置，其包括：控制模块，用于根据接收到的控制信号，确定待进行测试的数据模块，并将该数据模块的测试端口与采样端口连通；采样模块，用于通过采样端口获取与该采样端口连通的测试端口所反馈的测试数据；判断模块，用于将测试数据与预先存储的基准数据进行比对，以确定被测试的数据模块中的链路是否存在故障。

在一些实施例中，控制模块，包括：第一控制子模块，用于当接收到的控制信号为发送端检测控制信号时，则将发送模块确定为待进行测试的数据模块；第二控制子模块，用于当接收到的控制信号为接收端检测控制信号时，则将接收模块确定为待进行测试的数据模块。

第三方面，本公开实施例提供一种电子设备，其包括：一个或多个处理器；存储装置，其上存储有一个或多个程序，当一个或多个程序被一个或多个处理器执行，使得一个或多个处理器实现第一方面所描述的方法。

第四方面，本公开实施例提供一种计算机可读介质，其上存储有计算机程序，程序被处理器执行时实现第一方面所描述的方法。

本公开实施例相对于现有技术而言，提供了一种链路的检测方法，通过控制信号选通不同的待测试的数据模块，并获得选通的数据模块所反馈的测试数据，根据测试数据判断数据模块中的链路是否存在故障。使得数据模块中的链路上的阻抗连续性能够通过测试数据的变化体现出来，进而对链路的焊接质量进行快捷的检测，确定链路上各点的焊接工艺是否满足需求，以满足批量生产中的可持续性和可测试性要求，同时降低了测试成本。

附图说明

附图用来提供对本公开实施例的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开，并不构成对本公开的限制。通过参考附图对详细示例实施例进行描述，以上和其它特征和优点对本领域技术人员将变得更加显而易见，在附图中：

图1为本发明第一实施方式的链路的检测方法的流程示意图；

图2为本发明第二实施方式的链路的检测方法的流程示意图；

图3为本发明第三实施方式的链路检测装置的结构示意图；

图4为本发明第四实施方式的链路检测装置的结构示意图；

图5示出本发明第五实施方式的包含有链路检测装置的芯片级通信系统的架构示意图。

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的方法及装置、电子设备、计算机可读介质进行详细描述。

在下文中将参考附图更充分地描述示例实施例，但是示例实施例可以以不同形式来体现且不应当被解释为限于本文阐述的实施例。反之，提供这些实施例的目的在于使本公开透彻和完整，并将使本领域技术人员充分理解本公开的范围。

本发明的说明书和权利要求书及上述附图中的术语“第一”和“第二”是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以使这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”或“具有”及其任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

除非另外限定，否则本文所用的所有术语(包括技术和科学术语)的含义与本领域普通技术人员通常理解的含义相同。还将理解，诸如那些在常用字典中限定的那些术语应当被解释为具有与其在相关技术以及本公开的背景下的含义一致的含义，且将不解释为具有理想化或过度形式上的含义，除非本文明确如此限定。

本发明的第一实施方式涉及一种链路的检测方法。该方法用于对高速链路的焊接质量进行快捷的检测，以满足批量生产中的可持续性和可测试性要求。

下面对本实施方式中的方法的实现细节进行具体的说明，以下内容仅为方便理解本方案的实现细节，并非实施本方案的必须。

图1为本实施方式中的链路的检测方法的流程图，该方法可应用于链路检测装置，该链路检测装置可以位于串行器/解串行器(serializer/deserializer，简称serdes)中，或包含有serdes模块的电子芯片中。该方法可包括如下步骤。

在步骤101中，根据接收到的控制信号，确定待进行测试的数据模块，并将该数据模块的测试端口与采样端口连通。

具体地，高层模块发送控制信号给链路检测装置，该链路检测装置根据该控制信号，判断采样端口具体要与哪个数据模块相连接，因需要进行检测的数据模块可以包括多个，故链路检测装置可根据获得的不同的控制信号，确定待进行测试的数据模块具体是哪一个，进而使得对应的数据模块的测试端口与该链路检测装置的采样端口相连通，以使链路检测装置能够获取到该数据模块输出的测试数据。

其中的控制信号是高层模块根据不同的测试需求产生的信号，数据模块可以是发送模块，也可以是接收模块，还可以是信号发生模块等能够产生测试数据的模块；对应的，其中的测试数据可以是发送模块产生的发送数据、也可以是经过接收模块处理后输出的测试数据、还可以是信号发生模块产生的各种不同的测试数据等，需要说明的是，其中的数据模块可根据实际设置，并不局限于上述举例说明，其他未举例的数据模块也在本发明的保护范围内，在此不再赘述。

在一些具体实现中，采样端口包括时钟信号端和数据信号端；根据接收到控制信号，确定待进行测试的数据模块，将时钟信号端与该数据模块的时钟信号的源端连接，将数据信号端与该数据模块的数据信号的源端连接。

具体地，在确定了待进行测试的数据模块后，需要将链路检测装置的时钟信号端与该数据模块的时钟信号的源端相连接，将链路检测装置的数据信号端与该数据模块的数据信号的源端相连接，使得链路检测装置能够从时钟信号端获取到该数据模块输入的时钟信号，以及从数据信号端获取到该数据模块输入的数据信号。

当链路检测装置获取到选定的数据模块的时钟信号和数据信号后，会将该选定的数据模块的时钟信号作为本链路检测装置的基准时钟信号，以方便对数据信号进行采样。

在步骤102中，通过采样端口获取与该采样端口连通的测试端口所反馈的测试数据。

需要说明的是，在步骤101中若确定某个数据模块的测试端口与采样端口相连接，则在本步骤中，链路检测装置即可获得到该数据模块输出的测试数据。

在步骤103中，将测试数据与预先存储的基准数据进行比对，以确定被测试的数据模块中的链路是否存在故障。

在一些具体实现中，故障包括电路开路、短路、虚焊或充锡量不足中的任意一种。若检测到链路中出现了以上故障，则表示该链路的焊接工艺不满足要求，需要对链路进行检修，使得在生产的过程中，就能尽快检测到链路故障，降低次品率。

在一些具体实现中，测试数据包括时钟信号和测试数据波形。使用时钟信号对测试数据波形进行采样，获得测试数据波形的幅度；根据测试数据波形的幅度和预先存储的幅度预设区间，判断数据模块对应的链路是否存在故障。

其中，幅度预设区间，可以是通过对多个质量合格的数据模块进行检测，获得的幅度数据，根据这些合格的幅度数据计算获得的幅度预设区间。通过使用数据模块输入的时钟信号对测试数据波形进行采样，可以获取到固定时间间隔上的波形的幅度值，使得该幅度值能够表征测试数据的变化情况。

在一些具体实现中，若确定测试数据波形的幅度的变化值在幅度预设区间内，则确定数据模块对应的链路无故障；否则，确定数据模块对应的链路存在故障。

例如，该幅度预设区间是幅度变化值在0.1到0.5之间，则在后续对其他数据模块对应的链路进行检测时，在不确定该数据模块对应的链路是否符合标准时，可以将该数据模块输出的测试数据波形的幅度与幅度预设区间进行对比，比如该测试数据波形的幅度相对于原始发送波形的幅度的变化值为0.3，则0.3在幅度预设区间[0.1,0.5]的允许范围内，则表示该数据模块对应的链路无故障，否则，若该测试数据波形的幅度相对于原始发送波形的幅度的变化值为0.8，即该测试数据波形的幅度相对于原始发送波形的幅度的变化值不在幅度预设区间[0.1,0.5]的允许范围内，则表示该数据模块对应的链路存在故障，需要技术人员及时进行相应的处理。

通过将采样获得的测试数据波形的幅度与幅度预设区间进行对比获得对比结果，根据该对比结果可确定数据模块中的链路是否存在故障；使得对链路的检测更加具体化、参数化，检测精度更高，降低了对高速链路的检测成本和复杂度。

在本实施方式中，链路检测装置根据控制信号选通不同的待测试的数据模块，并获得选通的数据模块所反馈的测试数据，根据测试数据判断数据模块中的链路是否存在故障。使得数据模块中的链路上的阻抗连续性能够通过测试数据的变化体现出来，进而对链路的焊接质量进行快捷的检测，确定链路上各点的焊接工艺是否满足需求，以满足批量生产中的可持续性和可测试性要求，同时降低了测试成本。

图2示出本发明第二实施方式的链路的检测方法的流程示意图。该方法可应用于链路检测装置，该链路检测装置可以位于serdes模块中。

在本实施方式中，数据模块包括发送模块和接收模块；即serses模块中的发送模块和接收模块。链路检测装置根据控制信号，来判断是需要对发送模块中的链路进行检测，还是需要对接收模块中的链路进行检测。

当接收到的控制信号为发送端检测控制信号时，则将发送模块确定为待进行测试的数据模块。即serses模块中的发送模块的时钟信号端与时钟选择模块(clkmux)的输入端电连接，serses模块中的发送模块的数据信号端和数据选择模块(datamux)的输入端电连接。

当接收到的控制信号为接收端检测控制信号时，则将接收模块确定为待进行测试的数据模块。即serses模块中的接收模块的时钟信号端与时钟选择模块(clkmux)的输入端电连接，serses模块中的接收模块的数据信号端和数据选择模块(datamux)的输入端电连接；

同时，使用serses模块中的eyescan模块作为采样模块，该采样模块的信号输入端与时钟选择模块(clkmux)的输出端电连接，该采样模块的数据输入端与数据选择模块(datamux)的输出端电连接；当接收到的控制信号为接收端检测控制信号时，eyescan模块的接收到的时钟信号即为接收模块的时钟信号，接收到的测试数据即为接收模块输出的测试数据波形信号；当接收到的控制信号为发送端检测控制信号时，eyescan模块的接收到的时钟信号即为发送模块的时钟信号，接收到的测试数据即为发送模块输出的测试数据波形信号。

该方法具体可包括如下步骤。

在步骤201中，通过寄存器方式，获取到使能控制信号。

需要说明的是，该使能控制信号可以是发送端控制信号，也可以是接收端控制信号，是链路检测装置根据高层模块的控制信令确定的控制信号。

在步骤202中，根据该使能控制信号，确定eyescan模块的参考时钟和获取到的数据信号。

例如，当使能控制信号为发送端检测控制信号时，则将发送端的时钟信号输出给eyescan模块，以替代eyescan模块的参考时钟，同时将发送端输出的数据信号发送给eyescan模块。当使能控制信号为接收端检测控制信号时，则将接收端的时钟信号输出给eyescan模块，以替代eyescan模块的参考时钟，同时将接收端输出的数据信号发送给eyescan模块。

在步骤203中，设置serses模块的相关参数。

例如水平、垂直偏移的扫描范围和步进值等参数。

在步骤204中，设置发送模块内的码型发生器(patterngeneratordriver，pgd)的相关参数，使pgd能够产生并发送一个宽脉冲信号给发送模块的驱动单元。

需要说明的是，pgd产生的发射波形和发射波形经过该发送模块对应的链路后的反射波形相叠加，可获得发送模块的测试数据波形；其中，发射波形为发送模块根据宽脉冲信号波形和快沿信号波形产生的波形。其中的快沿信号表示上升沿/下降沿所占用的时间很短的信号，例如，serdes模块的发送模块的驱动单元输出的信号的上升/下降沿时间一般为20～100ps，速率越高，上升/下降沿速率越快。其中的宽脉冲信号波形可以是自定义的宽方波序列信号，包括若干个0和若干个1，其中0的个数远小于1的个数，例如，该宽方波序列信号包括2个0,10个1，表示为“101111111101”。

根据传输线原理，当向链路发送一个发射波形时，该发射波形可以是一个脉冲信号，如果该链路中有阻抗不连续的点，会发生反射波形，在源端检测发射波形与反射波形的叠加波形，并对该叠加波形对应的数据进行处理，可检测到该链路上的阻抗连续情况。

在步骤205中，发送模块的驱动单元输出快沿宽脉冲信号到管脚上。

需要说明的是，其中的管脚可以是发送模块的快沿差分正极信号所对应的管脚，也可以是快沿差分负极信号所对应的管脚。

在步骤206中，通过使能控制信号控制eyescan模块，开始采样经过步骤205中的管脚上的数据。

在步骤207中，对获取到的采样数据进行存储。

在步骤208中，对存储数据进行分析处理、显示。

需要说明的是，该步骤可以采样上述链路的检测方法对链路进行检测，例如，可根据时钟信号对数据信号进行采样，获得数据信号的幅度值，再将该幅度值与幅度预设区间进行对比，获得对比结果，根据该对比结果确定链路中是否存在故障，即检测高速链路上各点的阻抗是否存在不连续的情况。

该方式中，通过使能控制信号获取到对应的数据模块的时钟信号和数据信号，再设置serses模块的相关参数，以及设置发送模块内的pgd的相关参数，使pgd能够产生并发送一个宽脉冲信号给发送模块的驱动单元；使得eyescan模块能够获取到发送模块输入的数据信号，并对该数据信号进行采样，进而通过分析该采样后的数据信号的幅度值，确定高速链路上各点的阻抗连续情况，使得链路检测参数化，操作简单，满足批量生产中的可持续性和可测试性要求，同时降低了测试成本。

上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包括相同的逻辑关系，都在本专利的保护范围内；对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范围内。

如图3为本发明第三实施方式中的链路检测装置的方框图，该装置的具体实施可参见第一实施方式的相关描述，重复之处不再赘述。值得说明的是，本实施方式中的装置的具体实施也可参见第二实施方式的相关描述，但不局限于以上两个实施例，其他未说明的实施例也在本装置的保护范围之内。

该装置主要包括：控制模块301，用于根据所接收到控制信号，确定待进行测试的数据模块，并将采样端口与该数据模块的测试端口连通；采样模块302，用于通过采样端口获取与该采样端口连通的测试端口所反馈的测试数据；判断模块303，用于将测试数据与预先存储的基准数据进行比对，以确定被测试的数据模块中的链路是否存在故障。

在一个实施例中，控制模块301包括：第一控制子模块，用于当所接收到的控制信号为发送端检测控制信号时，则将发送模块确定为待进行测试的数据模块；第二控制子模块，用于当所接收到的控制信号为接收端检测控制信号时，则将接收模块确定为待进行测试的数据模块。

需要明确的是，本发明并不局限于上文实施例中所描述并在图中示出的特定配置和处理。为了描述的方便和简洁，这里省略了对已知方法的详细描述，并且上述描述的模块和装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

图4示出本发明第四示例性实施方式的链路检测装置的结构示意图，该链路检测装置根据控制信号来具体确定是与发送模块相连接，还是与接收模块相连接。

如图4所示，链路检测装置503可以包括控制电路401、时钟选择电路402、数据选择电路403、采样电路404、存储电路405和判断电路406。

其中的控制电路401能够根据高层输入的信息产生两种控制信号(即接收端眼图测试信号和高速链路检测信号)，并将这两种控制信号输出给时钟选择电路402和数据选择电路403。通过不同的控制信号，选通不同的待进行测试的数据模块，比如图4中的发送模块501和接收模块502。

当时钟选择电路(clockmux)402接收到接收端眼图测试信号时，能够选择接收模块502作为待测试的数据模块，并将该时钟选择电路402的输入端与接收模块502中的时钟信号的源端连接，获取到接收模块502的时钟信号，并以接收模块502的时钟信号作为基准时钟进行时间水平上的偏移；当时钟选择电路(clockmux)402接收到高速链路检测信号时，能够选择发送模块501作为待测试的数据模块，并将该时钟选择电路402的输入端与发送模块501中的时钟信号的源端连接，获取到发送模块501的时钟信号，并以发送模块501的时钟信号作为基准时钟。

需要说明的是，发送模块501输出的数据信号包括快沿差分正极信号，和，快沿差分负极信号，以上信号是通过芯片内引出的封装线的管脚处获取到的，若存储电路405的缓存足够大，则可以存储较多的采样数据，通过对大量的采样数据的检测分析，即可检测到发送模块对应的链路上的接收管脚的阻抗连续情况。

当数据选择电路(datamux)403接收到接收端眼图测试信号时，能够选择接收模块502作为待测试的数据模块，并将datamux的输入端与接收模块502中的数据信号的源端连接，获取到接收模块502的数据信号；当数据选择电路(datamux)403接收到高速链路检测信号时，能够选择发送模块501作为待测试的数据模块，并将datamux的输入端与发送模块501中的数据信号的源端连接，获取到发送模块501的数据信号。需要说明的是，发送模块501输出的数据信号可以包括差分正极的数据信号，和差分负极的数据信号。使得被检测的信号的种类增加，以提高链路检测的精确性。

根据传输线原理，数据选择电路403获取到的发送模块501或接收模块502输入的数据信号是发送波形经过发送模块501对应的链路或接收模块502对应的链路后，与链路中产生的反射波形叠加后的数据波形，反映了链路中的阻抗连续情况，链路中可能存在感性阻抗或容性阻抗，即随着发送波形在链路中的传输，其中的阻抗可能由大变小，也可能由小变大，对应不同的阻抗变化情况，获得的叠加后的数据波形也不同。

其中的采样电路404可以采用serdes模块中的眼图扫描(eyescan)模块来实现。eyescan模块在设置的水平偏移和垂直偏移的范围内对输入的数据进行采样，以获得采样信号，该采样信号中包括数据选择电路403输入的数据波形的幅度，将采样信号保存到存储模块405，以方便判断电路406获取到大量的采样信号，使得判断电路406能够对从存储模块405获取到的采样信号进行分析比较，获得发送模块501或接收模块502所对应的链路中是否存在故障，比如，链路中存在短路、开路、虚焊、充锡率不足等故障。

需要说明的是，发送模块501中可以包括码型发生器5001，该码型发生器5001能够产生宽脉冲信号，并将该宽脉冲信号输出给第一驱动电路5002，使得第一驱动电路5002能够将快沿信号和宽脉冲信号进行合成，生成数据信号，并将该数据信号输出给数据选择模块403。

根据本发明的实施例，该链路检测装置的具体工作过程，可以参考前述方法实施例中描述的链路的检测方法对应的处理过程，在此不再赘述。

图5示出本发明第五示例性实施例的包含有链路检测装置的芯片级通信系统的架构示意图。

如图5所示，在一个实施例中，电子设备可以包括：第一芯片601和第二芯片602，其中，第一芯片601包括第一发送模块5011、第一接收模块5021、第一封装线5041和第一链路检测装置5031；第二芯片602包括第二发送模块5012、第二接收模块5022、第二封装线5042和第二链路检测装置5032，其中的第一链路检测装置5031或第二链路检测装置5032可以位于serdes模块中，也可以是基于serdes模块更新的链路检测装置。

需要说明的是，当第一芯片601和第二芯片602进行通信时，当第一链路检测装置5031获取到的控制信号为高速链路检测信号时，第一发送模块5011发送的发送波形数据需要经过第一封装线5041和第二封装线5042后到达第二芯片602的第二接收模块5022，使得第一链路检测装置5031能够根据从以上链路反馈的反射叠加波形，对以上链路中的阻抗连续情况进行检测；确定由第一发送模块5011、第一封装线5041、第二封装线5042和第二接收模块5022所组成的高速链路中的阻抗连续情况，进而获知该高速链路中是否存在短路、开路、虚焊、充锡率不足等问题。当第一链路检测装置5031获取到的控制信号为接收端眼图测试信号时，第一链路检测装置5031会检测第一接收模块5021对应的链路，以确定第一接收模块5021所对应的链路是否存在故障。

同样的，当第二链路检测装置5032获取到的控制信号为高速链路检测信号时，第二发送模块5012发送的发送波形数据需要经过第二封装线5042和第一封装线5041后到达第一芯片601的第一接收模块5021，使得第二链路检测装置5032能够根据从以上链路反馈的反射叠加波形，对以上链路中的阻抗连续情况进行检测；确定由第二发送模块5012、第二封装线5042、第一封装线5041和第一接收模块5021所组成的高速链路中的阻抗连续情况，进而获知该高速链路中是否存在短路、开路、虚焊、充锡率不足等问题。当第二链路检测装置5032获取到的控制信号为接收端眼图测试信号时，第二链路检测装置5032会检测第二接收模块5022对应的链路，以确定第二接收模块5022所对应的链路是否存在故障。

需要说明的是，值得说明的是，本检测方法可适用于所有高速serdes模块，区别在于不同的serdes模块的驱动能力不同，可检测具有不同分辨率的测试数据。若其中的第一封装线5041或第二封装线5042为铜线，并且电信号在铜线中的传播速度v＝2.3*10⁸m/s，则根据快沿信号所携带的宽脉冲信号，第一链路检测装置5031或第二链路检测装置5032可检测的精度为4.6mm～23mm。当第一封装线5041或第二封装线5042的长度大于上述检测精度时，即可检测到第一芯片601或第二芯片602中的bga焊接点处的阻抗连续情况。其中的第一链路检测装置5031或第二链路检测装置5032对高速链路进行检测的方法可以参考前述方法实施例中描述的链路的检测方法对应的处理过程，在此不再赘述。

通过以上描述可知，链路检测装置可以检测到两个芯片之间的链路的阻抗连续情况，特别值得说明的是，该检测装置还能够检测到芯片内封装线的之间的链路的阻抗连续情况，对于链路检测的精确度更高，能够快速检测到链路的焊接质量是否符合工艺要求，以满足批量生产中的可持续性和可测试性要求，同时降低了测试成本。

本发明第六实施方式涉及的一种电子设备，其包括：一个或多个处理器；存储装置，其上存储有一个或多个程序，当一个或多个程序被一个或多个处理器执行，使得一个或多个处理器实现上述任意一种链路的检测方法。

本发明第七实施方式涉及的一种计算机可读介质，其上存储有计算机程序，程序被处理器执行时实现上述任意一种链路的检测方法。

根据本发明的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本发明的实施例包括一种计算机程序产品，其包括有形地包含在机器可读介质上的计算机程序，计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以从网络上被下载和安装，和/或从可拆卸存储介质被安装。

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于ram、rom、eeprom、闪存或其他存储器技术、cd-rom、数字多功能盘(dvd)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

本文已经公开了示例实施例，并且虽然采用了具体术语，但它们仅用于并仅应当被解释为一般说明性含义，并且不用于限制的目的。在一些实例中，对本领域技术人员显而易见的是，除非另外明确指出，否则可单独使用与特定实施例相结合描述的特征、特性和/或元素，或可与其他实施例相结合描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离由所附的权利要求阐明的本发明的范围的情况下，可进行各种形式和细节上的改变。