突波发生点检测装置及方法与流程

本发明涉及电路的突波发生点检测技术，尤其是涉及一种突波发生点检测装置及方法。

背景技术：

在集成电路的运作中，可能会在内部的电路节点产生突波，进而造成错误的输出结果。举例而言，如果在特定输入信号的馈入下，正常的电路在输出节点应输出第一状态，然而一旦有较大的突波发生时，将可能使电路在特定节点上原本应为低态的电压抬高为高态，使得受到此特定节点控制的电路组件改变运作，进而使输出节点输出完全相反的第二状态。

常见的突波错误检测方式，除了要将所有可能的输入信号组合馈入待测电路外，更需要将各组输入信号以不同的顺序馈入，才能完整的观察信号变化的可能性。这样的方式由于需要大量的信号馈入而非常耗时，对于讲求效率的电路设计与侦错程序来说相当不利。

技术实现要素：

鉴于先前技术的问题，本发明的一目的在于提供一种突波发生点检测装置及方法，以改善先前技术。

本发明的一目的在于提供一种突波发生点检测装置及方法，以快速检测突波发生点，进而提升待测电路的优良率。

本发明包含一种突波(glitch)发生点检测装置，应用以检测待测电路中的至少一突波发生点，其一实施例包含：存储器以及处理电路。存储器配置以储存对应于待测电路的集成电路设计文件以及多个计算机可读取指令。处理电路配置以自存储器获取并执行计算机可读取指令，以执行突波发生点检测方法。突波发生点检测方法包含：自存储器获取集成电路设计文件，以进一步获取待测电路的多个输入节点、至少一输出节点以及多个电源节点；对输入节点以及电源节点进行信号馈入，以对待测电路的多个内部电路节点进行直流分析，并根据直流分析获取内部电路节点中不具有任何充电及放电路径的多个候选浮接点；以及确定候选浮接点中具有在待测电路运作时触发(toggle)输出节点的能力者作为突波发生点。

本发明还包含一种突波发生点检测方法，应用以检测待测电路中的至少一突波发生点，其一实施例包含下列步骤：获取集成电路设计文件，以进一步获取对应集成电路设计文件的待测电路的多个输入节点、至少一输出节点以及多个电源节点；对输入节点以及电源节点进行信号馈入，以对待测电路的多个内部电路节点进行直流分析，并根据直流分析获取内部电路节点中不具有任何充电及放电路径的多个候选浮接点；以及确定候选浮接点中具有在待测电路运作时触发输出节点的能力者作为突波发生点。

有关本发明的特征、实际操作与效果，配合图式作优选实施例详细说明如下。

附图说明

图1显示本发明的一实施例中，一种突波发生点检测装置的方框图；

图2显示本发明的一实施例中，一种突波发生点检测方法的流程图；以及

图3显示本发明的一实施例中，对应集成电路设计文件的待测电路的电路图。

具体实施方式

本发明的一目的在于提供一种突波发生点检测装置及方法，通过直流分析筛选出候选浮接点，并确定具有在待测电路运作时触发输出节点的能力者作为突波发生点，达到快速检测突波发生点的效果。

请参照图1。图1为本发明的一实施例中，一种突波发生点检测装置100的方框图。突波发生点检测装置100包含：存储器110、处理器120、网络单元130、储存单元140及输入输出单元150。上述的组件可通过例如，但不限于总线160与彼此进行通信。

存储器100为可用以储存数据的任何储存装置，可为例如，但不限于随机存取存储器(randomaccessmemory；ram)、只读存储器(readonlymemory；rom)、闪存、硬盘或其他可用以储存数据的储存装置。存储器100配置以至少储存集成电路设计文件113以及多个计算机可读取指令115。于一实施例中，存储器110亦可用以储存处理器120进行运算时产生的暂存数据。

处理器120电性耦接于存储器110，配置以自存储器110存取计算机可读取指令115，以控制突波发生点检测装置100中的组件执行突波发生点检测装置100的功能，对集成电路设计文件113中对应的待测电路进行突波发生点的检测。

其中，网络单元130配置以在处理器120的控制下进行网络的存取。储存单元140可为例如，但不限于磁盘或光盘，以在处理器120的控制下储存数据或是指令。输入输出单元150为可由用户操作以与处理器120通信，进行数据的输入与输出。

请参照图2。图2为本发明一实施例中，一种突波发生点检测方法200的流程图。突波发生点检测方法200可应用于图1所示的突波发生点检测装置100中，或由其他硬件组件如数据库、一般处理器、计算器、服务器、或其他具有特定逻辑电路的独特硬件装置或具特定功能的设备来实作，如将程序代码和处理器/芯片整合成独特硬件。更详细地说，突波发生点检测方法200可使用计算机程序实现，以控制突波发生点检测装置100的各组件。计算机程序可储存于一非瞬时计算机可读取记录介质中，例如只读存储器、闪存、软盘、硬盘、光盘、随身碟、磁带、可由网络存取的数据库或熟悉此技术者可轻易考虑到具有相同功能的计算机可读取记录介质。

突波发生点检测方法200包含下列步骤(应了解到，在本实施方式中所提及的步骤，除特别叙明其顺序者外，均可依实际需要调整其前后顺序，甚至可同时或部分同时执行)。

s210：获取集成电路设计文件113中，以进一步获取对应集成电路设计文件113的待测电路的多个输入节点、至少一输出节点以及多个电源节点。

于一实施例中，集成电路设计文件113可包含例如，但不限于集成电路重点仿真软件(simulationprogramwithintegratedcircuitemphasis；spice)网表以及电源节点(power/ground；pg)网表。然而本发明并不为此所限。

请同时参照图3。图3为本发明一实施例中，对应集成电路设计文件113的待测电路300的电路图。

如图3所示，待测电路300为与门(andgate)，并包含多个电路组件，例如但不限于n型晶体管m1～m10及p型晶体管p1～p9。n型晶体管m1～m10及p型晶体管p1～p9彼此之间电性耦接，以形成待测电路300的多个内部电路节点。

待测电路300包含两个输入节点i及输入节点e以及一个输出节点z。输入节点i对应于n型晶体管m1以及p型晶体管p1的栅极，输入节点e对应于p型晶体管p4的栅极。输出节点z对应于n型晶体管m10及p型晶体管p9的漏极。由于在本实施例中，待测电路300为与门，因此仅有在输入节点i以及输入节点e均为高态时，输出节点z才会输出为高态。

需注意的是，上述待测电路300的结构、输出入节点的数目以及功能仅为一范例。在其他实施例中，待测电路300可包含不同的结构及输出入节点的数目，或是可用以执行不同的功能。本发明并不为其所限。

待测电路300还包含多个电源节点。其中，电源节点包含非接地电源节点vdd以及接地电源节点vss。

因此，通过集成电路设计文件113，待测电路300所包含的输入节点i及输入节点e、输出节点z以及包含非接地电源节点vdd以及接地电源节点vss的电源节点将可被获取。

s220：对输入节点i及输入节点e以及电源节点(非接地电源节点vdd以及接地电源节点vss)进行信号馈入，以对待测电路300的内部电路节点进行直流分析，并根据直流分析获取内部电路节点中不具有任何充电及放电路径的多个候选浮接点。

于一实施例中，上述的步骤可先对待测电路300的电路组件的驱动参数进行设定。举例而言，当电路组件为n型晶体管m1～m10及p型晶体管p1～p9时，所设定的驱动参数为例如但不限于栅极电压。其中，n型晶体管m1～m10的栅极电压为正值，p型晶体管p1～p9的栅极电压为负值。

信号馈入的步骤可先对输入节点i及输入节点e馈入多组输入信号，其中各组输入信号为对应输入节点i及输入节点e的信号排列组合。在本实施例中，待测电路300包含两个输入节点i及输入节点e。因此所馈入的输入信号可为(00)、(01)、(10)以及(11)四种信号排列组合。需注意的是，上述的四种排列组合仅需不限顺序的各输入一次即可。

接着，信号馈入的步骤可对电源节点馈入电源信号，且电源信号为非接地电源信号或接地电源信号。其中，非接地电源信号是馈入至非接地电源节点vdd中，而接地电源信号是馈入至接地电源节点vss中。

直流分析的程序是通过仿真，使待测电路300包含的电路组件依据电源信号以及输入信号运作，以在电路组件间的内部电路节点传递电源信号以及输入信号。

更详细的说，通过上述的驱动参数设定，待测电路300包含的n型晶体管m1～m10及p型晶体管p1～p9可根据自非接地电源节点vdd以及接地电源节点vss馈入的电源信号以及自输入节点i及输入节点e馈入的输入信号仿真导通或关闭的操作状态，以在内部电路节点传递电源信号以及输入信号，最终在输出节点z产生输出信号。

最后，直流分析的程序将确定在各组输入信号的馈入状况下，内部电路节点中，无法将传递电源信号和/或输入信号的浮接节点，并使浮接节点做为候选浮接点。

举例而言，在输入节点i及输入节点e所馈入的输入信号为(00)时，与节点n1～n5相电性耦接的晶体管均为关闭，因此无法传递电源信号和/或输入信号。这样的浮接节点将因为容易累积电荷，而成为候选浮接点n1～n5。

此外，待测电路300在输入信号为(01)、(10)以及(11)的状况下，不会存在这样的浮接节点。然而需注意的是，在本实施例中是以功能为与门的待测电路300为范例进行说明。在其他实施例中，具有其他功能的待测电路可能会在不同组合的输入信号下存在有浮接节点。本发明不为上述实施例所限。

s230：确定候选浮接点n1～n5中具有在待测电路300运作时触发输出节点z的能力者作为突波发生点。

于一实施例中，确定候选浮接点n1～n5是否会在待测电路300运作时触发输出节点z，可通过设定待测电路300中分别由一晶体管的源极至漏极或栅极至漏极导通的多个路径，并自输出节点z回溯此些路径，以使路径上所找到最接近输出节点z的候选浮接点做为目标浮接点。

实作上，自输出节点z回溯路径的程序，可设定候选浮接点n1～n5、电源节点如非接地电源节点vdd以及接地电源节点vss以及输入节点i、输入节点e为回溯停止节点，以在开始从输出节点z沿着各路径回溯后，在路径上碰到任一回溯停止节点时停止回溯。

以图3的待测电路300为例，回溯路径的程序自输出节点z起始回溯时，将先沿着对应n型晶体管m10以及p型晶体管p9由栅极至漏极导通的路径pa1及路径pa2，回溯至n型晶体管m10以及p型晶体管p9的栅极所对应的内部电路节点。然而此内部电路节点并非候选浮接点，因此将再进一步回溯。

回溯路径的程序通过对应p型晶体管p3由源极至漏极导通的路径pa3，以及对应p型晶体管p4由源极至漏极导通的路径pa4，将回溯至非接地电源节点vdd。而回溯路径的程序通过对应p型晶体管p4由栅极至漏极导通的路径pa5，将回溯至输入节点e。上述这些路径均将因为碰到回溯停止节点而停止回溯。

而回溯路径的程序通过对应m型晶体管m7由栅极至漏极导通的路径pa6以及通过对应p型晶体管p3由栅极至漏极导通的路径pa7则将回溯至候选浮接点n3。此时，该路径也因为碰到回溯停止节点而停止回溯。此候选浮接点n3将由于是所找到最接近输出节点z的候选浮接点，而具有在待测电路300运作时触发输出节点z的能力。

更详细地说，此候选浮接点n3会影响p型晶体管p3与p型晶体管p4的导通与关闭，进一步影响n型晶体管m9以及p型晶体管p10的栅极的电压电平，最终影响输出节点z的输出信号。这样的候选浮接点n3将由于具有在待测电路300运作时触发输出节点z的能力，而为突波发生点。

举例而言，在一个操作情况中，待测电路300先接收为(00)的输入信号以运作于第一状态，再接收为(10)的输入信号以运作于第二状态。在接收为(10)的输入信号时，正常运作的待测电路300的候选浮接点n3是低态，使p型晶体管p3导通以及使n型晶体管m7关闭，以拉高p型晶体管p3的漏极的电压，同步拉高n型晶体管m9以及p型晶体管p10的栅极的电压，进而使n型晶体管m9导通以及使p型晶体管p10关闭，而由输出节点z输出低态。

然而，由于待测电路300在先前是接收为(00)的输入信号而运作于第一状态，候选浮接点n3容易因为浮接而累积电荷。当电荷无法放电而导致候选浮接点n3的电压过高造成突波时，将会使待测电路300在接收到(10)的输入信号时，让p型晶体管p3关闭以及使n型晶体管m7导通，导致n型晶体管m9以及p型晶体管p10的栅极的电压被拉低，而使输出节点z输出高态，产生错误的结果。

因此，通过上述的方式，待测电路300中的突波发生点可迅速地被找出，使电路设计者可根据突波发生点的位置在待测电路300的设计中进行放电的路径规划，避免输出信号的错误发生。

在部分技术中，为了找到这样的突波发生点，不仅需要输入不同组合的输入信号，更需要依不同的馈入顺序来输入各组输入信号，才能在时域模拟中观察到突波发生的现象。以图3接收两个输入信号的待测电路为例，需要进行如(00,10,01,11)、(00,10,11,01)、(00,01,10,11)、(00,01,11,10)、(00,01,11,10)…等各种馈入顺序来输入各组输入信号。这样的方式在待测电路具有n个输入节点时，需要的信号输入次数。

本发明的突波发生点检测装置及方法可通过直流分析快速获取待测电路中容易累积电荷的候选浮接点，并在候选浮接点中再通过自输出节点回溯的方式找到最容易对输出节点造成影响的突波发生点。因此，本发明的突波发生点检测装置及方法在待测电路具有n个输入节点时，仅需要2ⁿ的信号输入次数即可。相较上述依不同的馈入顺序输入各组输入信号的检测方式，可大幅降低检测的时间成本，进而使待测电路信号传输错误的机率降低，提高优良率。

综合上述，本发明中的突波发生点检测装置及方法可通过直流分析筛选出候选浮接点，并在候选浮接点中确定具有在待测电路运作时触发输出节点的能力者作为突波发生点，达到快速检测突波发生点的效果。

虽然本发明的实施例如上所述，然而这些实施例并非用来限定本发明，本技术领域具有通常知识者可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视本说明书的权利要求范围所界定者为准。

【符号说明】

100突波发生点检测装置

110存储器

113集成电路设计文件

115计算机可读取指令

120处理器

130网络单元

140储存单元

150输入输出单元

160总线

200突波发生点检测方法

s210～s230步骤

300待测电路

i、e输入节点

m1～m10n型晶体管

n1～n5候选浮接点

p1～p9p型晶体管

pa1～pa7路径

vdd非接地电源节点

vss接地电源节点

z输出节点。