一种全数字高频腔体打火检测装置的制作方法

文档序号:22842850发布日期:2020-11-06 16:45阅读:来源:国知局

技术特征:

1.一种全数字高频腔体打火检测装置,包括两路腔体取样信号、该两路腔体取样信号输入到fpga后进行后续的数字化处理,其中一路腔体取样信号输入到fpga后进行幅度和相位控制、控制对象为dds,dds再经过数模转换、数模转换后的模拟信号再经过滤波器、开关、放大器、定向耦合器回到了腔体,整个信号路径为一个环;另一路腔体取样信号经过比较器形成方波信号2,输入到fpga的计数器2中进行计数;其特征在于:fpga内还设有一个与输出rf信号同频率的dds1作为伴随信号,该伴随信号经过比较器后形成方波信号1、输入到fpga的计数器1中进行计数,所述计数器1和计数器2共享一个使能信号、该使能信号来自一个fpga内的d触发器,该d触发器的时钟是方波信号2、该d触发器的输出端为计数器1和计数器2的使能信号,该d触发器的输入端来自cpu控制的gpio,cpu控制gpio置高电平来使能腔体打火检测该检测;所述计数器1和计数器2的输出端连接打火比较器,打火比较器将计数器1和计数器2的差值输出给cpu中断程序和硬件处理电路,硬件电路会迅速关断主dds的输出,cpu中断程序恢复检测电路准备下一次打火检测。

2.根据权利要求1所述一种全数字高频腔体打火检测装置,其特征在于:该伴随信号dds1是一个独立于dds的信号,设计它的频率与主dds相同,打火时只是将反馈信号短路了,但主dds、伴随信号dds1依然都存在;该伴随信号dds1相当于一个监督作用,时时刻刻跟着dds,这个伴随信号永远不会消失。

3.根据权利要求1所述一种全数字高频腔体打火检测装置,其特征在于:所述使能信号受到cpu控制,当系统工作于脉冲模式时,cpu控制使能信号在有脉冲时使能,没有脉冲时就不使能,当50%占空比不出现脉冲信号时间,cpu就不让使能信号工作、所以不会出现误触发的问题。

4.根据权利要求1所述一种全数字高频腔体打火检测装置,其特征在于:所述d触发器的时钟方波信号2来自腔体的反馈信号,只有腔体有脉冲信号时才会产生方波信号2、腔体没有脉冲信号时就不会产生方波信号2,这样就避免了腔体没有脉冲信号、没有发生打火时,d触发器使能计数器1和计数器2,使得计数器1、2产生计数,从而造成误判。

5.根据权利要求1所述一种全数字高频腔体打火检测装置,其特征在于:所述打火比较器打火检测方法为:用计数器1的值减去计数器2,记为结果1,判断结果1的值是否大于1,若大于1,则将打火指示信号置高,判定腔体发生打火;若小于1,则将打火指示信号置0,判定腔体没有发生打火。

6.根据权利要求1所述一种全数字高频腔体打火检测装置,其特征在于:通过调节dds1的相位,可以调节伴随信号和腔体反馈信号的相位差,从而调节该打火检测电路的响应时间;当伴随信号与腔体反馈信号同相位时,检测电路的响应时间最短,发生打火后即可检测到;当伴随信号与腔体反馈信号相位差为359度时,检测电路的响应时间最长,为rf信号的周期t。


技术总结
本发明提出了一种全数字高频腔体打火检测装置,包括两路腔体取样信号、该两路腔体取样信号输入到FPGA后进行后续的数字化处理,一路腔体取样信号输入到FPGA后进行幅度和相位控制、整个信号路径为一个环;另一路腔体取样信号经过比较器形成方波信号2,输入到FPGA的计数器2中进行计数;FPGA内设有一个与输出RF信号同频率的DDS1作为伴随信号,该伴随信号经过比较器后形成方波信号1、输入到FPGA的计数器1中进行计数,所述计数器1和计数器2共享一个使能信号、该使能信号来自一个FPGA内的D触发器,所述计数器1和计数器2的输出端连接打火比较器;本发明解决了采用模拟检测器检测时容易误触发、传统模拟电路温度漂移,以及采用传统FPGA计算信号幅度耗时长的问题。

技术研发人员:付晓亮;殷治国;纪彬;魏俊逸;管锋平;张天爵
受保护的技术使用者:中国原子能科学研究院
技术研发日:2020.08.20
技术公布日:2020.11.06
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1